仅对英特尔可见 — GUID: vzj1476199661223
Ixiasoft
产品终止通知
1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍
2. 查看您Kernel的report.html文件
3. OpenCL内核设计概念
4. OpenCL内核设计最佳实践
5. 分析(Profiling)您的内核来识别性能瓶颈
6. 提高单个Work-Item内核性能的策略
7. 提高NDRange内核数据处理效率的策略
8. 提高存储器访问效率的策略
9. 优化FPGA面积使用的策略
10. 优化英特尔 Stratix 10 OpenCL设计的策略
11. 提高主机应用程序性能的策略
12. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南存档
A. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南修订历史
仅对英特尔可见 — GUID: vzj1476199661223
Ixiasoft
2.1. 高层次设计报告布局
High-Level Design Reports(report.html)中的总结和分析报告分为四个主要部分:
Reports menu (报告菜单)
Reports Menu提供三个层次分类的视图。您可以选择一个报告查看对您的kernel设计中不同部分的分析。所有报告都相互链接。
- Summary为您提供编译设计后的结果的快速概览,包括您设计中所有内核的摘要以及对内核所使用资源的预估。要浏览总结报告的特定部分,请使用左手边列表窗格,您可以选择右上角的List按钮来显示或隐藏该列表。
- Bottlenecks提供设计中吞吐量瓶颈的快速概述。您可以选择右上角的List按钮来显示或者隐藏Bottlenecks查看器。
- Throughput Analysis有助于您根据fMAX和瓶颈总结,以及从 Intel® FPGA dynamic profiler for OpenCL™ ,循环分析以及延迟估算程序得到的结果优化您的设计。
- Area Analysis帮助您定位效率低下的区域。它提供有关系统的资源利用情况,增量编译,Intel Quartus资源总结以及被浪费的RAM位的信息。
- System Viewers提供一个生成硬件的图形表示,作为吞吐量和面积分析的补充。每个查看器显示关于内核、通道、全局存储器,块,集群及其他很多方面的不同信息。
Analysis pane (分析窗格)
分析窗格显示您从reports menu中选择的报告的详细信息。
Source Code Pane(源代码窗格)
源代码窗格显示您的kernel 中所有源文件的代码。
要在您的kernel 中不同源文件之间进行选择,请点击源代码窗格顶部的下拉菜单。要收起源代码窗格,请执行以下操作的其中之一:
- 点击源代码窗格下拉菜单旁边的X图标。
- 选择报告右上角的Source Code按钮来显示或者隐藏源代码窗格。
在编译您的代码时,如果未指定 -g0 编译器命令选项,则会显示源代码。
Details Pane(详细信息窗格)
对于循环分析或者面积报告中出现的每一行,Details pane还会显示Details栏报告中通过注释解析的附加信息。要收起Details pane,请执行以下操作的其中之一:
- 点击Details窗格右上角的X图标。
- 选择报告右上角的Details按钮来显示或者隐藏Details窗格。