Intel® Quartus® Prime Standard Edition用户指南: 入门

下载
ID 683475
日期 12/16/2019
Public
文档目录
文档目录 x
1. Intel® Quartus® Prime Standard Edition简介 2. 管理 Intel® Quartus® Prime工程 3. 设计规划 4. Intel® FPGA IP核介绍 5. 移植到 Intel® Quartus® Prime Pro Edition A. Intel® Quartus® Prime Pro Edition用户指南：入门文档存档 B. Intel® Quartus® Prime Standard Edition用户指南
1. Intel® Quartus® Prime Standard Edition简介 x
1.1. 选择 Intel® Quartus® Prime软件版本 1.2. Intel® Quartus® Prime Standard Edition介绍修订历史
2. 管理 Intel® Quartus® Prime工程 x
2.1. 查看基本工程信息 2.2. Intel® Quartus® Prime工程内容 2.3. 管理工程设置 2.4. 管理逻辑设计文件 2.5. 管理时序约束 2.6. 集成其他EDA工具 2.7. 导出编译结果 2.8. 跨操作系统移植工程 2.9. 工程存档 2.10. 命令行界面 2.11. 管理工程修订历史
2.1. 查看基本工程信息 x
2.1.1. 查看工程报告 2.1.2. 查看工程消息 2.1.3. 自动发送问题报告
2.1.2. 查看工程消息 x
2.1.2.1. 抑制消息显示
2.2. Intel® Quartus® Prime工程内容 x
2.2.1. 工程文件最佳实践
2.3. 管理工程设置 x
2.3.1. 指定目标器件或电路板 2.3.2. 优化工程设置
2.3.2. 优化工程设置 x
2.3.2.1. 使用Design Space Explorer II优化设置 2.3.2.2. 使用Project Revisions优化设置 2.3.2.3. 反标编译器分配
2.4. 管理逻辑设计文件 x
2.4.1. 包含设计库 2.4.2. 创建一个工程副本
2.7. 导出编译结果 x
2.7.1. 导出版本兼容的编译数据库 2.7.2. 导入版本兼容的编译数据库 2.7.3. 导出设计分区 2.7.4. 清除编译结果
2.8. 跨操作系统移植工程 x
2.8.1. 移植设计文件和库 2.8.2. 设计库移植指导
2.8.1. 移植设计文件和库 x
2.8.1.1. 使用相对路径
2.9. 工程存档 x
2.9.1. 手动添加文件到存档 2.9.2. 存档编译结果 2.9.3. 存档用于服务请求的工程 2.9.4. 使用外部修订控制
2.9.4. 使用外部修订控制 x
2.9.4.1. 包含到外部修订控制中的文件
2.10. 命令行界面 x
2.10.1. 工程修订命令 2.10.2. 工程存档命令 2.10.3. 工程数据库命令 2.10.4. 工程库命令
2.10.3. 工程数据库命令 x
2.10.3.1. 从Flow包导入和导出可兼容版本数据库 2.10.3.2. quartus_cdb 和quartus_sh可执行文件管理可兼容版本数据库
2.10.4. 工程库命令 x
2.10.4.1. 使用SEARCH_PATH约束指定工程库 2.10.4.2. 报告指定的工程库命令 2.10.4.3. 编译后生成版本可兼容的数据库
3. 设计规划 x
3.1. 设计规划 3.2. 创建设计规范和测试计划 3.3. 面向目标器件的规划 3.4. 规划Intellectual Property核 3.5. 规划标准接口 3.6. 规划器件编程 3.7. 规划器件功耗 3.8. 规划接口I/O管脚 3.9. 规划其他EDA工具 3.10. 规划片上调试工具 3.11. 规划HDL编码风格 3.12. 规划层次和基于团队的设计 3.13. 设计规划修订历史
3.3. 面向目标器件的规划 x
3.3.1. 器件移植规划
3.8. 规划接口I/O管脚 x
3.8.1. 同步切换噪声分析
3.9. 规划其他EDA工具 x
3.9.1. 第三方综合工具 3.9.2. 第三方仿真工具
3.11. 规划HDL编码风格 x
3.11.1. 设计建议 3.11.2. 建议的HDL编码样式 3.11.3. 管理亚稳定性
3.12. 规划层次和基于团队的设计 x
3.12.1. 无设计分区的平面编译 3.12.2. 带设计分区的增量编译 3.12.3. 规划设计分区和平面位置分配
4. Intel® FPGA IP核介绍 x
4.1. IP Catalog和Parameter Editor 4.2. Intel® FPGA IP核安装和许可 4.3. IP常规设置 4.4. 向IP Catalog添加自己的IP 4.5. Intel® FPGA IP的最佳实践 4.6. 生成IP核（ Intel® Quartus® Prime Standard Edition） 4.7. 修改IP实例 4.8. 升级IP核 4.9. 仿真 Intel® FPGA IP核 4.10. 使用其他EDA工具综合IP核 4.11. 以HDL例化IP核 4.12. Intel FPGA IP核介绍修订历史
4.1. IP Catalog和Parameter Editor x
4.1.1. Parameter Editor
4.2. Intel® FPGA IP核安装和许可 x
4.2.1. Intel® FPGA IP Evaluation Mode
4.2.1. Intel® FPGA IP Evaluation Mode x
4.2.1.1. Intel FPGA IP版本管理 4.2.1.2. 查看IP许可状态
4.6. 生成IP核（ Intel® Quartus® Prime Standard Edition） x
4.6.1. IP核生成输出（ Intel® Quartus® Prime Standard Edition）
4.8. 升级IP核 x
4.8.1. 在命令行上升级IP核 4.8.2. 将IP核移植到其他器件 4.8.3. IP故障排查或Platform Designer系统升级
4.9. 仿真 Intel® FPGA IP核 x
4.9.1. 生成IP仿真文件 4.9.2. 使用NativeLink仿真（ Intel® Quartus® Prime Standard Edition）
4.9.2. 使用NativeLink仿真（ Intel® Quartus® Prime Standard Edition） x
4.9.2.1. 配置NativeLink仿真（ Intel® Quartus® Prime Standard Edition） 4.9.2.2. 生成IP功能仿真模型( Intel® Quartus® Prime Standard Edition)
4.11. 以HDL例化IP核 x
4.11.1. 顶层Verilog HDL模块实例 4.11.2. 顶层 VHDL模块实例
5. 移植到 Intel® Quartus® Prime Pro Edition x
5.1. 单独存放Pro Edition工程文件 5.2. 升级工程分配和约束 5.3. 升级IP核和Platform Designer (Standard)系统 5.4. 升级不合规设计RTL 5.5. 向 Intel® Quartus® Prime Pro Edition移植修订历史
5.2. 升级工程分配和约束 x
5.2.1. 修改实体名称分配 5.2.2. 决定时序收敛实体名称 5.2.3. 验证生成的节点名称分配 5.2.4. 替换Logic Lock (Standard)区域 5.2.5. 修改Signal Tap Logic Analyzer文件 5.2.6. 删除对.qip文件的参考内容 5.2.7. 删除不支持的功能分配
5.2.4. 替换Logic Lock (Standard)区域 x
5.2.4.1. Logic Lock区域分配实例
5.4. 升级不合规设计RTL x
5.4.1. 验证Verilog编译单元 5.4.2. 更新实体“自动发现” 5.4.3. 确保每个库具有不同VHDL Namespace 5.4.4. 删除不支持的参数传递 5.4.5. 删除WYSIWYG例化中未指定大小的常数 5.4.6. 删除非标准编译指令 5.4.7. 先声明对象再初始赋值 5.4.8. 限制SystemVerilog文件的SystemVerilog功能 5.4.9. 避免Always块中的分配混合 5.4.10. 避免“未连接”，“不存在”的端口 5.4.11. 避免非法参数范围 5.4.12. 更新Verilog HDL和VHDL类型映射
5.4.1. 验证Verilog编译单元 x
5.4.1.1. Verilog HDL配置例化
1. Intel® Quartus® Prime Standard Edition简介
2. 管理 Intel® Quartus® Prime工程
3. 设计规划
4. Intel® FPGA IP核介绍
5. 移植到 Intel® Quartus® Prime Pro Edition
A. Intel® Quartus® Prime Pro Edition用户指南：入门文档存档
B. Intel® Quartus® Prime Standard Edition用户指南

1. Intel® Quartus® Prime Standard Edition简介

所作的更新针对于:
Intel® Quartus® Prime设计套件 19.4
本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。

本用户指南介绍 Intel® Quartus® Prime Standard Edition设计软件的基本概念和操作，包括GUI和工程结构基础，初始设计规划，Intel FPGA IP的使用和向 Intel® Quartus® Prime Pro Edition迁移。 Intel® Quartus® Prime Standard Edition软件为以下器件系列提供完整设计环境：

  • Intel® Arria® 10， Arria® V和 Arria® II
  • Intel® Cyclone® 10 LP，Cyclone IV和Cyclone V
  • MAX® 系列

Intel® Quartus® Prime软件GUI支持轻松设计输入，快速设计处理，简单的器件编程以及与其他行业标准EDA工具集成。用户接口使您能专注于设计而非设计工具。模块化Compiler简化了FPGA开发过程并确保花费最少精力获得最高性能。

图 1.  Intel® Quartus® Prime Standard Edition软件GUI

Intel® Quartus® Prime Standard Edition软件为设计流程中的每个阶段提供全方位功能以缩短设计周期实现最高性能：

  • Easy Project Setup—快速创建新工程，添加设计文件并利用New Project Wizard指定目标 Intel® 器件。创建工程的不同版本以对比不同设置的结果。将工程的当前状态和工程文件另存为单个压缩文件。请参阅管理 Intel Quartus Prime工程了解更多信息。
  • Design Planning Tools—在Early Power Estimator，Power Analyzer Tool和Pin Planner中规划初始I/O管脚布局，功率消耗和面积利用率。请参阅设计规划了解更多信息。
  • Design Constraint Entry—使用Settings对话框，Assignment Editor和Pin Planner和Timing Analyzer指定时序，布局和其他约束。在Chip Planner和Timing Closure Floorplan的器件规画平面图中可视化和修改逻辑布局。请参阅Intel Quartus Prime Standard Edition用户指南：设计约束了解更多信息。
  • Integrated Synthesis—为VHDL (1987, 1993, 2008)，Verilog HDL (1995, 2001)和SystemVerilog (2005)设计输入语言提供有效的综合支持。请参阅Intel Quartus Prime Standard Edition用户指南：设计编译了解更多信息。
  • Incremental Compilation—在设计中进行更改时，保留其他地方未更改逻辑的结果和性能，便于自上而下或自下而上的基于团队的设计方法。请参阅Intel Quartus Prime Standard Edition用户：设计编译了解更多信息。
  • Optimizing Results—Design Space Explorer自动为设计确定最佳设置组合。Design Assistant对比针对门控时钟，复位信号，异步设计时间和信号竞争条件的预定设计规则来验证工程。请参阅Intel Quartus Prime Standard Edition用户指南：设计优化了解更多信息。
  • Design Debugging— Signal Tap逻辑分析器捕获并显示PFGA设计中的实时信号行为，从而无需其他I/O管脚或外部实验室设备即可检查常器件常规运行期间内部信号的行为。 Transceiver Toolkit对电路板上运行的收发器链路进行实时控制，监控和调试。请参阅Intel Quartus Prime Standard Edition用户指南：调试工具了解更多信息。
  • System and IP Integration—相较于使用传统手动集成方式，通过Platform Designer (Standard)定义和生成完整系统能节省相当多时间。请参阅Intel FPGA IP核介绍和Intel Quartus Prime Standard Edition用户指南：Platform Designer了解更多信息。
  • Third-party EDA Tool Support—整合了受支持版本的第三方EDA综合，仿真和板级时序分析工具。请参阅Third-Party Simulation和Third-Party Synthesis用户指南了解更多信息。

Intel® Quartus® Prime Pro Edition软件扩展了 Intel® Quartus® Prime Standard Edition的各项功能，并提供支持最新 Intel® FPGA的独特功能。如选择 Intel Quartus Prime软件版本中所诉，选择提供所需器件支持和功能的 Intel® Quartus® Prime软件版本。

二级标题

本页面上的信息是否对您有用？

剩余字符数:

反馈消息