仅对英特尔可见 — GUID: myt1395306803405
Ixiasoft
1. MAX® 10嵌入式乘法器模块概述
2. MAX® 10嵌入式乘法器特性和体系结构
3. MAX® 10嵌入式乘法器实现指南
4. MAX® 10的LPM_MULT (Multiplier) IP内核参考
5. 的ALTMULT_ACCUM (Multiply-Accumulate) IP内核参考
6. MAX® 10的ALTMULT_ADD (Multiply-Adder) IP内核参考
7. MAX® 10的ALTMULT_COMPLEX (Complex Multiplier) IP内核参考
A. MAX 10嵌入式乘法器用户指南档案
B. MAX® 10嵌入式乘法器用户指南的附加信息
仅对英特尔可见 — GUID: myt1395306803405
Ixiasoft
3.1.1. Verilog HDL原型位置
在下面的Verilog设计文件中(.v)可以查看IP内核的Verilog HDL原型:
整数运算宏功能 | 目录 | Verilog设计文件 (.v) |
---|---|---|
LPM_MULT | < Quartus® Prime installation directory>\eda\synthesis | lpm.v |
|
< Quartus® Prime installation directory>\eda\synthesis | altera_mf.v |