仅对英特尔可见 — GUID： ewa1462817935783
Ixiasoft
1. Intel® High Level Synthesis Compiler Pro Edition用户指南
2. Intel® High Level Synthesis (HLS) Compiler Pro Edition概述
3. 创建高级综合组件和测试台
4. 验证设计的功能性
5. 优化和完善您的组件
6. 通过仿真验证您的IP
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
8. 将您的IP集成到一个系统中
A. 查看High-Level Design Reports (report.html)
B. Intel® HLS Compiler Pro Edition限制
C. Intel® HLS Compiler Pro Edition用户指南归档
D. Intel® HLS Compiler Pro Edition用户指南文档修订历史
仅对英特尔可见 — GUID： ewa1462817935783
Ixiasoft
6. 通过仿真验证您的IP
将您的组件编译到FPGA架构时， Intel® HLS Compiler Pro Edition会将设计C++测试台连接到在RTL仿真器中运行的RTL编译版本的组件。
Intel® HLS Compiler Pro Edition使用Siemens® EDA Questa®软件进行仿真。您必须安装Questa®才能使用 Intel® HLS Compiler。关于受支持的Questa®软件版本列表，请参考Intel Quartus Prime Software and Device Support Release Notes中的EDA Interface Information部分。
以这种方式验证设计的功能性有时称为通过仿真进行调试(debugging through simulation)。
若要从设计的仿真中验证设计的功能性，您可以使用下面的调试技术：
- 运行编译器针对FPGA架构生成的可执行文件。默认情况下，可执行文件的名称为a.out (Linux)或者a.exe (Windows)。
例如，对于简单的单文件设计，您可以调用以下命令：
- Linux: i++ -march="Arria10" […] design.cpp && ./a.out
- Windows: i++ -march="Arria10" […] design.cpp && a.exe
- 在代码中的某些位置将变量值写入到输出流。
- 查看运行设计时生成的波形。
当您编译设计时，编译器在默认情况下不记录信号。若要在仿真中使能信号记录功能，请参考在验证期间进行调试。