1. Intel® High Level Synthesis Compiler Pro Edition用户指南
2. Intel® High Level Synthesis (HLS) Compiler Pro Edition概述
3. 创建高级综合组件和测试台
4. 验证设计的功能性
5. 优化和完善您的组件
6. 通过仿真验证您的IP
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
8. 将您的IP集成到一个系统中
A. 查看High-Level Design Reports (report.html)
B. Intel® HLS Compiler Pro Edition限制
C. Intel® HLS Compiler Pro Edition用户指南归档
D. Intel® HLS Compiler Pro Edition用户指南文档修订历史
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
当您对组件的预测性能感到满意时，请使用Intel Quartus Prime Pro Edition综合您的组件。综合(synthesis)还可以为您的设计生成准确的区域和性能(fMAX)评估值，然而，您的设计不应该在Intel Quartus Prime报告中完全收敛时序。
您可能会在Intel Quartus Prime日志中看到时序收敛警告，这是因为在 Intel® HLS Compiler quartus文件夹中生成的工程的目标时钟速度为1000 MHz，以便为您的设计实现最佳的布局。High-Level Design Reports中显示的fMAX值是组件能够完全收敛时序的最大时钟频率的估值。
Intel Quartus Prime编译完成后，High-Level Design Reports的Summary报告会显示组件的区域和性能数据。这些估值要比您使用 Intel® HLS Compiler Pro Edition编译组件时生成的估值更加准确。
通常情况下，Intel Quartus Prime编译时间从几分钟到几小时不等，具体取决于组件的大小和复杂程度。
若要综合您的组件IP并生成结果质量(QoR)数据，请执行以下其中一个操作：
- 指示HLS编译器在综合组件之后自动运行Intel Quartus Prime 编译流程。在您的i++命令中包含 --quartus-compile 选项。
i++ -march="<FPGA_family_or_part_number>" --quartus-compile ...如果您尝试得到一个组件的fMAX范围的准确评估，那么使用--quartus-seed选项自动进行种子扫描(automate seed sweeps)：i++ -march="<FPGA_family_or_part_number>" --quartus-compile --quartus-seed <seed> ...
提示： 为了获得最佳估计值，请多次运行该命令，每次使用不同的种子数。 - 如果您已经综合了组件的RTL，那么您可以导航到quartus目录，然后通过调用以下命令对Intel Quartus Prime工程进行编译：
quartus_sh --flow compile quartus_compile
提示： 将quartus_sh (Linux)或者quartus_sh.exe (Windows)的路径添加到PATH环境变量中。