仅对英特尔可见 — GUID： sld1505606150856
Ixiasoft
1. Intel® High Level Synthesis Compiler Pro Edition用户指南
2. Intel® High Level Synthesis (HLS) Compiler Pro Edition概述
3. 创建高级综合组件和测试台
4. 验证设计的功能性
5. 优化和完善您的组件
6. 通过仿真验证您的IP
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
8. 将您的IP集成到一个系统中
A. 查看High-Level Design Reports (report.html)
B. Intel® HLS Compiler Pro Edition限制
C. Intel® HLS Compiler Pro Edition用户指南归档
D. Intel® HLS Compiler Pro Edition用户指南文档修订历史
仅对英特尔可见 — GUID： sld1505606150856
Ixiasoft
5. 优化和完善您的组件
在您验证了组件和测试台的功能后，您可以将组件编译成RTL并查看High-Level Design Reports，以进一步优化和完善组件设计。High-Level Design Reports显示了组件在硬件中实现的各个方面的估计值。
通过将您的组件编译成RTL并查看High-Level Design Reports，您可以了解代码更改对组件硬件实现的影响，而无需运行仿真或完整的Quartus编译。
若要在不运行仿真的情况下将组件编译成RTL，请执行以下命令：
i++ -march="<FPGA_family_or_part_number>" --simulator none
您也可以省略 --simulator none选项，使用Questa*仿真流程编译组件。若不使用仿真测试台，编译的速度就会更快，但无法仿真设计以测量其延迟并生成波形。
若要查看High-Level Design Reports，请在web浏览器中打开以下文件：
<result>.prj/reports/report.html
关于可用于优化和完善组件的技术信息，请参考 Intel® High Level Synthesis Compiler Pro Edition Best Practices Guide 。