仅对英特尔可见 — GUID： ewa1464371100195
Ixiasoft
1. Intel® High Level Synthesis Compiler Pro Edition用户指南
2. Intel® High Level Synthesis (HLS) Compiler Pro Edition概述
3. 创建高级综合组件和测试台
4. 验证设计的功能性
5. 优化和完善您的组件
6. 通过仿真验证您的IP
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
8. 将您的IP集成到一个系统中
A. 查看High-Level Design Reports (report.html)
B. Intel® HLS Compiler Pro Edition限制
C. Intel® HLS Compiler Pro Edition用户指南归档
D. Intel® HLS Compiler Pro Edition用户指南文档修订历史
仅对英特尔可见 — GUID： ewa1464371100195
Ixiasoft
2.1. 高级综合(High Level Synthesis)设计流程
通过使用 Intel® High Level Synthesis (HLS) Compiler，您可以根据您在IP开发周期中所处的阶段， 将您的IP组件C++代码编译成不同的目标，从而有助于加速您的IP开发。
当您使用 Intel® HLS Compiler Pro Edition时，典型的设计流程由以下几个阶段组成：
- 创建您的组件和测试台。
您可以编写包含组件代码以及测试台代码的完整C++应用程序。
关于详细信息，请参考创建高级综合组件和测试台。
- 验证组件算法和测试台的功能。
通过将您的设计编译成一个x86-64可执行文件并运行该可执行文件来验证功能。关于详细信息，请参考验证设计的功能性。
- 优化和改进组件的FPGA性能。
通过将您的设计编译成一个FPGA目标机并查看高级设计报告来确认组件需要优化的地方来优化组件的FPGA 性能。此步骤会生成组件的RTL代码。关于详细信息，请参考优化和完善您的组件。
初始优化之后，您可以通过仿真来了解在哪些方面需要进一步改进您的组件。关于详细信息，请参考通过仿真验证您的IP。
- 使用Intel Quartus Prime综合您的组件。
关于详细信息，请参考使用Intel Quartus Prime Pro Edition综合您的组件IP。
综合您的组件可以生成准确的结果质量(QoR)指标，例如FPGA区域使用率和fMAX。
- 使用Intel Quartus Prime或者Platform Designer (以前称为Qsys)将您的IP集成到一个系统中。
关于详细信息，请参考将您的IP集成到一个系统中。
下面的流程图显示了一个典型的 Intel® High Level Synthesis (HLS) Compiler设计流程中的各个阶段的粗粒度进程。
图 1. 面向 Intel® FPGA产品综合IP的步骤概述
关于 Intel® HLS Compiler设计流程的示例， 请观看YouTube上的Intel FPGA频道中的 HLS Walkthrough 系列或者学习 <quartus_installdir>/hls/examples/tutorials/usability中的 full-design教程。