仅对英特尔可见 — GUID: dua1551638580706
Ixiasoft
1. Intel® High Level Synthesis Compiler Pro Edition用户指南
2. Intel® High Level Synthesis (HLS) Compiler Pro Edition概述
3. 创建高级综合组件和测试台
4. 验证设计的功能性
5. 优化和完善您的组件
6. 通过仿真验证您的IP
7. 使用Intel Quartus Prime Pro Edition综合您的组件IP
8. 将您的IP集成到一个系统中
A. 查看High-Level Design Reports (report.html)
B. Intel® HLS Compiler Pro Edition限制
C. Intel® HLS Compiler Pro Edition用户指南归档
D. Intel® HLS Compiler Pro Edition用户指南文档修订历史
仅对英特尔可见 — GUID: dua1551638580706
Ixiasoft
A.2.1.3. 查看模块信息(Reviewing Block Information)
使用System Viewer报告中的Block Views检查设计的数据路径。此报告显示了输入节点、 群集和无法组成群集的指令之间的数据路径。
通过在Graph List窗格中点击一个模块,您可以在Graph View窗格中查看此模块。
在一个模块中,报告显示了指令节点与群集节点之间的连接。
点击不同的节点并查看Details面板来了解关于该节点的信息。
对于指令节点,您可以通过具体细节来确定指令的类型。例如,在一个流RD或WR节点上,您可以在Details面板中查看一个流的宽度、深度、名称、调度信息、无停顿属性。对于可停顿的节点,所提供的延迟值是一个估值。
对于群集节点,您可以找到群集的类型和其他群集属性。
如果您的设计包含循环(loop),那么编译器会将循环控制逻辑封装到loop orchestration节点(标记为Loop Orch)中,并将循环的初始条件封装到loop input节点中。