Intel Stratix 10 JTAG边界扫描测试用户指南

下载 PDF
ID 683207
日期 9/24/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10概述 2. Intel® Stratix® 10 JTAG BST体系结构 3. Intel® Stratix® 10 BST操作控制 4. Intel® Stratix® 10 JTAG操作的I/O电压 5. 执行 Intel® Stratix® 10边界扫描测试 6. 使能和禁用 Intel® Stratix® 10 BST电路 7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导 8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史
2. Intel® Stratix® 10 JTAG BST体系结构 x
2.1. JTAG电路功能性模型 2.2. JTAG管脚 2.3. IEEE Std. 1149.1边界扫描寄存器
2.3. IEEE Std. 1149.1边界扫描寄存器 x
2.3.1. Intel® Stratix® 10器件I/O管脚的边界扫描单元 2.3.2. IEEE Std. 1149.6边界扫描寄存器
3. Intel® Stratix® 10 BST操作控制 x
3.1. 器件ID 3.2. 所支持的JTAG指令 3.3. JTAG安全模式
6. 使能和禁用 Intel® Stratix® 10 BST电路 x
6.1. 使能BST电路 6.2. 禁用BST电路
1. Intel® Stratix® 10概述
2. Intel® Stratix® 10 JTAG BST体系结构
3. Intel® Stratix® 10 BST操作控制
4. Intel® Stratix® 10 JTAG操作的I/O电压
5. 执行 Intel® Stratix® 10边界扫描测试
6. 使能和禁用 Intel® Stratix® 10 BST电路
7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导
8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史

3.2. 所支持的JTAG指令

表 4.   Intel® Stratix® 10器件支持的JTAG指令
警告：
仅可调用下表中罗列的JTAG指令，绝不可调用其它指令码。调用不支持的指令会毁坏并导致器件无法使用。
JTAG指令 指令代码 说明
MISCCTRL 00 0001 0011
  • 使能JTAG BST边界扫面电路所需要的指令。
  • 将8位数据寄存器的LSB设置为“1”，其余位设置为“0”以使能边界扫描电路。
SAMPLE 3/PRELOAD 00 0000 0101
  • 器件正常操作期间，采集和检查器件管脚处的信号快照并允许初始数据码型作为器件管脚处的输出。并支持测试外部电路。
  • 使用该指令将测试码型预加载到更新寄存器，然后再加载EXTEST指令。
EXTEST 00 0000 1111
  • 通过强制输出管脚处的测试码型，可进行板级互联，并在输入管脚处采集测试结果。强制输出管脚上的已知逻辑高和低电平可检测到扫描链中任何器件管脚的开路和短路。
  • EXTEST的高阻抗状态被总线保持和弱上拉电阻功能覆盖。
BYPASS 11 1111 1111
  • 在TDI和TDO管脚之间放置1-bit旁路寄存器。器件正常运行时，1-bit旁路寄存器允许BST数据通过所选器件同步传递到相邻器件。
  • 从旁路寄存器输出读取到'0'。
USERCODE 00 0000 0111
  • 选择32-bit USERCODE寄存器并将其放置到TDI和TDO管脚之间，以支持USERCODE从TDO串行移出。
  • 32-bit USERCODE为可编程用户定义码型。
IDCODE 00 0000 0110
  • 识别JTAG链中的器件。通过IR选择IDCODE寄存器，随后进入CAPTURE_DR状态，IDCODE指令将32-bit器件ID寄存器放置于TDI和TDO管脚之间以支持器件ID从TDO的串行移位。
  • 选择器件ID寄存器并将其放置于TDI和TDO管脚之间以支持器件ID寄存器从TDO的串行移位。
  • IDCODE指令是Test-Logic-Reset状态下的默认指令。
HIGHZ 00 0000 1011
  • 将所有用户I/O管脚设置成无效驱动状态。
  • 将1-bit旁路寄存器放置于TDI和TDO管脚之间。
  • 如果在配置后对器件进行测试，则可编程弱上拉寄存器或总线保持功能覆盖管脚上的HIGHZ值。
CLAMP 00 0000 1010
  • 将1-bit旁路寄存器放置于TDI和TDO管脚之间。
  • 如果在配置后对器件进行测试, 则可编程弱上拉电阻或总线保持功能会覆盖管脚的CLAMP值。CLAMP值存储在边界扫描单元（BSC）的更新寄存器中。
EXTEST_PULSE 00 1000 1111 通过生成3个输出跳变，使能AC耦合的发送器和接收器之间的板级连接性测试：
  • UPDATE_IR/DR状态中，驱动器（Driver）在TCK的下降沿上驱动数据。
  • 进入RUN_TEST/IDLE状态后，驱动器在TCK的下降沿上驱动反向数据。
  • 离开RUN_TEST/IDLE状态后，驱动器在TCK的下降沿驱动数据。
EXTEST_TRAIN 00 0100 1111 与 EXTEST_PULSE 指令的运行行为相同，只是在TAP控制器处于RUN_TEST/IDLE状态时，输出会所提供的TCK下降沿持续切换。
相关信息
3 高速串行接口（HSSI）管脚不支持SAMPLE指令。
二级标题