Intel Stratix 10 JTAG边界扫描测试用户指南

下载 PDF
ID 683207
日期 9/24/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10概述 2. Intel® Stratix® 10 JTAG BST体系结构 3. Intel® Stratix® 10 BST操作控制 4. Intel® Stratix® 10 JTAG操作的I/O电压 5. 执行 Intel® Stratix® 10边界扫描测试 6. 使能和禁用 Intel® Stratix® 10 BST电路 7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导 8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史
2. Intel® Stratix® 10 JTAG BST体系结构 x
2.1. JTAG电路功能性模型 2.2. JTAG管脚 2.3. IEEE Std. 1149.1边界扫描寄存器
2.3. IEEE Std. 1149.1边界扫描寄存器 x
2.3.1. Intel® Stratix® 10器件I/O管脚的边界扫描单元 2.3.2. IEEE Std. 1149.6边界扫描寄存器
3. Intel® Stratix® 10 BST操作控制 x
3.1. 器件ID 3.2. 所支持的JTAG指令 3.3. JTAG安全模式
6. 使能和禁用 Intel® Stratix® 10 BST电路 x
6.1. 使能BST电路 6.2. 禁用BST电路
1. Intel® Stratix® 10概述
2. Intel® Stratix® 10 JTAG BST体系结构
3. Intel® Stratix® 10 BST操作控制
4. Intel® Stratix® 10 JTAG操作的I/O电压
5. 执行 Intel® Stratix® 10边界扫描测试
6. 使能和禁用 Intel® Stratix® 10 BST电路
7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导
8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史

2.3.1. Intel® Stratix® 10器件I/O管脚的边界扫描单元

Intel® Stratix® 10器件3-bit BSC包含下列寄存器：

  • 采集寄存器—通过OUTJ、OEJ和 PIN_IN 信号与内部器件数据连接。
  • 更新寄存器—通过 PIN_OUT 和 PIN_OE 信号与外部数据连接。

TAP控制器内部生成IEEE Std. 1149.1 BST寄存器（SHIFT，CLOCK和UPDATE）的全局控制信号。指令寄存器的解码生成MODE信号。

边界扫描寄存器的数据信号路径就是从串行数据输入（SDI）信号运行到串行数据输出（SDO）信号。扫描寄存器在器件的TDI管脚开始并结束于TDO管脚。

图 3.  Intel® Stratix® 10器件的用户I/O BSC和IEEE Std. 1149.1 BST电路


注： TDI、TDO、TMS、TCK、TRST、VCC、GND、VREF、VSIGP、VSIGN、TEMPDIODE和RREF管脚都没有BSC。
表 2.   Intel® Stratix® 10器件的边界扫描单元说明该表格罗列了 Intel® Stratix® 10器件中所有BSC的采集和更新寄存器性能。
管脚类型 采集 驱动 注释
OutputCapture Register（输出采集寄存器） OECapture Register（OE采集寄存器） InputCapture Register（输入采集寄存器） OutputUpdate Register（输出更新寄存器） OEUpdate Register（OE更新寄存器） InputUpdate Register（输入更新寄存器）
用户I/O管脚 OUTJ OEJ PIN_IN PIN_OUT PIN_OE INJ —
专用输入 0 1 PIN_IN N.C. N.C. N.C. PIN_IN驱动到内核逻辑
专用双向1 0 OEJ PIN_IN N.C. N.C. N.C. PIN_IN驱动到内核逻辑
专用输出2 OUTJ 0 0 N.C. N.C. N.C. OUTJ驱动到输出缓冲器
1 包括NCONFIG、MSEL0、MSEL1、MSEL2、MSEL3、NCE、PORSEL管脚。
2 包括CONF_DONE、NSTATUS、DCLK
二级标题