Intel Stratix 10 JTAG边界扫描测试用户指南

下载 PDF
ID 683207
日期 9/24/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10概述 2. Intel® Stratix® 10 JTAG BST体系结构 3. Intel® Stratix® 10 BST操作控制 4. Intel® Stratix® 10 JTAG操作的I/O电压 5. 执行 Intel® Stratix® 10边界扫描测试 6. 使能和禁用 Intel® Stratix® 10 BST电路 7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导 8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史
2. Intel® Stratix® 10 JTAG BST体系结构 x
2.1. JTAG电路功能性模型 2.2. JTAG管脚 2.3. IEEE Std. 1149.1边界扫描寄存器
2.3. IEEE Std. 1149.1边界扫描寄存器 x
2.3.1. Intel® Stratix® 10器件I/O管脚的边界扫描单元 2.3.2. IEEE Std. 1149.6边界扫描寄存器
3. Intel® Stratix® 10 BST操作控制 x
3.1. 器件ID 3.2. 所支持的JTAG指令 3.3. JTAG安全模式
6. 使能和禁用 Intel® Stratix® 10 BST电路 x
6.1. 使能BST电路 6.2. 禁用BST电路
1. Intel® Stratix® 10概述
2. Intel® Stratix® 10 JTAG BST体系结构
3. Intel® Stratix® 10 BST操作控制
4. Intel® Stratix® 10 JTAG操作的I/O电压
5. 执行 Intel® Stratix® 10边界扫描测试
6. 使能和禁用 Intel® Stratix® 10 BST电路
7. Intel® Stratix® 10 IEEE Std. 1149.1 BST指导
8. Intel® Stratix® 10 JTAG边界扫描测试用户指南文档修订历史

5. 执行 Intel® Stratix® 10边界扫描测试

可在配置前，配置后或配置期间（无需中断配置）发布BYPASS、IDCODE和SAMPLEJTAG指令。

如需要中断配置进行BST，可通过保持nCONFIG低电平，或者可通过JTAG发布下列排序：使用0x201（COMMAND）进行一次IR扫描更新，然后再由34’h3_0000_0000和35’h1_0000_0005先后进行34位DR扫描更新。一旦配置被中断，可发布其它JTAG指令运行BST。

如果要为 Intel® Stratix® 10器件的JTAG配置设计一个电路板，请考虑专用配置管脚的连接。

注： 对于SoC器件，器件上电后仅可看见JTAG链中的FPGA TAP控制器。通过包含HPS组件的文件/设计配置器件后，才可看到JTAG链中HPS组件的TAP控制器。所以生成用于边界测试的测试码型时，需包含关于HPS组件的信息。可从 Intel® Stratix® 10器件BSDL文件页面下载用于SoC器件的边界扫描说明语言（BSDL）文件。
注： Intel® Stratix® 10器件的边界扫描操作期间边界扫描寄存器中存在空位（Dummy bit）。但这些空位对管脚无任何影响。在相应边界扫描寄存器部分之前，空位会先立刻在TDO上出现，并有一个可能为0或1的未知值 X。
相关信息
二级标题