Intel Stratix 10 JTAG边界扫描测试用户指南

ID 683207
日期 9/24/2018
Public

6.2. 禁用BST电路

为避免在不需要IEEE Std. 1149.1电路时无意中将其使能,请通过下表中罗列的管脚连接对此电路永久性禁用。

表 6.  可永久禁用 Intel® Stratix® 10器件IEEE Std. 1149.1电路的管脚连接
JTAG管脚4 连接以禁用
TMS VCCIO_SDM
TCK GND
TDI VCCIO_SDM
TDO 保持悬空
4 JTAG管脚都是专用管脚。软件选项无法禁用 Intel® Stratix® 10器件中的JTAG。