Intel® Stratix® 10 GX收发器信号完整性开发套件用户指南

ID 683206
日期 10/11/2017
Public
文档目录

6.3.2. System Info选项卡

System Info选项卡显示了有关电路板的当前配置信息。此选项卡显示了系统- MAX® V控制设置、电路板的MAC地址和存储在电路板上的其它详细信息。

图 17. System Info选项卡

下面的部分对System Info选项卡上的控制作了介绍。

电路板信息(Board Information)

Board Information控制显示关于您的电路板的静态信息。
  • Board Name:表示BTS对电路板所提供的官方名称。
  • Board P/N:表示电路板的部件号。
  • Serial Number:表示电路板的序列号。
  • Board Revision:表示电路板的版本。
  • MAC:表示电路板的MAC地址。

System-MAX控制(System-MAX Control)

MAX® V寄存器控制支持您查看和更改当前 MAX® V寄存器的值,如下表所述。通过GUI更改寄存器的值将会立即生效。

表 24.  MAX V寄存器
MAX V寄存器值 说明
Configure 根据其它 MAX® V寄存器的值,使用闪存中的设计,复位系统和重新加载FPGA。
PSO 设置 MAX® V PSO寄存器。
PSR 设置 MAX® V PSR寄存器。支持PSR来确定用于FPGA重配置的闪存page。列表中的数值与FPGA重配置期间加载的闪存page相对应。
PSS 显示 MAX® V PSS寄存器的值。支持PSS来确定用于FPGA重配置的闪存page。
MAX Ver 表示当前运行在电路板的 MAX® V代码的版本。 MAX® V代码位于<package dir>\examples\max5目录下。在 Intel® 网站的Stratix 10收发器信号完整性开发套件链接可能有这个代码的更新版本。

JTAG链 (JTAG Chain)

JTAG链控制显示当前JTAG链中所有的器件。
注: 当开关SW 3-2 (MAX BYPASS)设置为1时,JTAG链包括 MAX® V器件。当设置为0时,则从JTAG链中移除了 MAX® V器件。运行BTS GUI时,System MAX和FPGA都应该全部在JTAG链中。

Platform Designer (Standard)内存映射

Platform Designer (Standard)内存映射控制显示运行在电路板上的bts_config.sof设计的内存映射。在电路板上运行bts_config.sof设计时,这是可见的。