面向 PCIe 的英特尔® FPGA IP*
PCI Express (PCIe*) 协议是一种高性能、可扩展且功能丰富的串行协议,数据传输速率为 2.5 GT/s 到 32 GT/s 甚至更高。随着 PCI-SIG 组织提供了下一代规范,面向 PCIe 的英特尔® FPGA 知识产权 (IP) 将继续扩展。自 1992 年以来,英特尔一直是 PCI-SIG 的成员。随着新一代芯片的推出,英特尔将继续参与 PCI-SIG 合规性研讨会,以确保互操作性并符合当前的行业标准。
面向 PCIe 的英特尔® FPGA IP*
PCIe IP 解决方案包括英特尔的 PCIe 加强型协议栈,这包括交易和数据链路层以及加强型物理层。后者包括物理介质附件 (PMA) 和物理编码子层 (PCS)。英特尔 PCIe IP 产品组合还包括可选的软 IP 块,比如直接内存访问 (DMA) 引擎和 PCIe 交换机。这种独特的加强型 IP 和软 IP 组合提供了卓越的性能和灵活性,可实现最佳的集成效果。
英特尔提供基于英特尔 FPGA® IP 功能的 PCIe IP 解决方案,此类解决方案通过 PCI-SIG 的协议路线图不断进化。
- 最高可支持采用 GTS 硬 IP 的 PCIe 4.0 x8 ›
- 最高可支持采用 R-tile 硬核 IP 的 PCIe 5.0 x16 ›
- 最高可支持采用 F-tile 硬核 IP 的 PCIe 4.0 x16 和 400G 以太网 ›
- 最高可支持采用 P-tile 硬核 IP 的 PCIe 4.0 x16 ›
- 最高可支持采用 L/H-tile 硬核 IP 的 PCIe 3.0 x16 ›
- 在 Arria® 10 和 Cyclone® 10 设备上通过硬 IP 支持最多 3 个 x8 ›
英特尔还提供互补性软 IP,它们采用上述硬 IP 实现 PCIe DMA 和交换机功能。
设备支持和 PCIe IP 块的数量
设备产品家族 |
PCIe* IP 块数量 |
PCIe 链路速度 1.0 (2.5 GT/s) |
PCIe 链路速度 2.0 (5.0 GT/s) |
PCIe 链路速度 3.0 (8.0 GT/s) |
PCIe 链路速度 4.0 (16.0 GT/s) |
PCIe 链路速度 5.0 (32.0 GT/s) |
---|---|---|---|---|---|---|
Agilex™ 5 | 每个设备 1-4 个 | ✓ | ✓ | ✓ | ✓ | |
Agilex™ 7 |
每个设备 1-4 |
✓ |
✓ |
✓ |
✓ |
✓ |
Stratix® 10 |
每个设备 1-4 |
✓ |
✓ |
✓ |
✓ |
|
Arria® 10 |
每个设备 1-4 |
✓ |
✓ |
✓ |
|
|
Cyclone® 10 |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Cyclone® 10 GX |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Arria® V |
每个设备 1-2 |
✓ |
✓ |
|
|
|
Cyclone® V GT |
每个设备 2 个 |
✓ |
✓ |
|
|
|
Cyclone® V GX |
每个设备 1-2 |
✓ |
|
|
|
|
Stratix® IV |
每个设备 2-4 |
✓ |
✓ |
|
|
|
Cyclone® IV GX |
每个设备 1 个 |
✓ |
|
|
|
|
Arria® II GZ |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Arria® II GX |
每个设备 1 个 |
✓ |
|
|
|
|
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。