P-Tile PCIe* 硬 IP
P-Tile 是一种可用于英特尔® Stratix® 10 DX 和英特尔® Agilex™ F 系列设备的 FPGA 配套 Tile chiplet,它可在端点、根端口和 TLP 旁路模式下本地支持 PCIe 以实现 4.0/3.0 功能。
P-Tile PCIe* 硬 IP
P-Tile 链接畅通视频
观看配有 P-Tile 的英特尔® 至强® 服务器与英特尔® Stratix® 10 DX 设备链接的演示。
标准和规范合规性
- P-Tile PCIe Hard IP 成功通过了 PCI-SIG 合规测试。测试结果在 PCI-SIG 集成商网页上进行了公布。
面向 P-Tile 硬 IP 的 PCIe* 功能
- 完整的协议堆栈,包括事务处理、数据链以及作为硬 IP 实施的物理层。
- 针对端点和根端口模式,本地至高可支持 4x16。
- 端口分岔功能:四个 x4s 根端口,两个 x8s 端点。
- 在上游和下游模式下均支持 TLP 旁路模式。
- 最高支持 512B 的最大有效负载大小 (MPS)。
- 最高支持 4096 字节 (4 KB) 的最大读取请求大小 (MRRS)。
- 具有独立扩频时钟 (SRIS) 的独立参考时钟。
- 无扩频时钟 (SRNS) 的独立参考时钟。
- 通用参考时钟架构。
- 支持独立 PERST 处理两次复位操作(x8x8 EP 和 x8x8 TLP 旁路 UP/UP)。
- PCIe 高级错误报告(仅限 PF)。
- 支持 D0 和 D3 PCIe 电源状态。
- 接收器通道余量。
- 重定时器存在检测。
- 支持自主硬 IP 模式,允许 PCIe 硬 IP 在完成 FPGA 配置和进入用户模式之前与主机进行通信。
- 通过 PCIe 链路进行 FPGA 内核配置(CVP 初始化和 CVP 更新)。
多功能和虚拟化功能
- SR-IOV 支持(每个端点 8 个 PF,2K VF)。
- 通过配置拦截接口支持 VirtIO。
- 可扩展 I/O 和共享虚拟内存 (SVM) 支持(未来)。
- 访问控制服务 (ACS)。
- 备用路由 ID 解释 (ARI)。
- 功能级重置 (FLR)。
- 支持 TLP 处理提示 (TPH)。
- 支持地址转换服务 (ATS)。
- 进程地址空间 ID (PasID)。
用户界面功能
- Avalon® Streaming 接口 (Avalon-ST)。
- 用户数据包接口,具有单独的标头、数据和前缀。
- 双段式用户数据包接口,在任何特定周期内最多可处理两个 TLP(仅 x16 内核)。
- 扩展标记支持。
- 10 位标签支持(最多 768 个未处理标签 (x16)/512 个未处理标签 (x8/x4),在任何给定时间,结合所有功能)。
IP 调试功能
- 调试工具包,包括以下功能:
- 协议和链路状态信息。
- 基本和高级调试功能,包括 PMA 寄存器访问和眼睛查看功能。
驱动程序支持
- Linux 设备驱动程序。