PCIe* 可扩展交换机 IP
用于 PCIe 的英特尔可扩展交换机(软)IP 是一种完全可配置的交换机,其实现了一个完全可配置的上游端口,并为至多 32 个下游端口实现了连接。
PCIe* 可扩展交换机 IP
特性
- 配置
- 3.0 x4/x8/x16
- 4.0 x4/x8/x16
- 单一物理功能 (PF)
交换机逻辑
- 支持多达 32 个下游端口。
交换机下游端口
- 每个下游端口一个 PF
- 静态设备编号分配
- 支持为离散端口使用备用路由 ID (ARI) 转发。
- 消息信号中断 (MSI)
- 访问控制服务 (ACS) 功能
- 只有能力(没有控制功能)
- 支持热插拔
- 支持的配置:
- 3.0 x4/x8/x16
- 4.0 x4/x8/x16
嵌入式端点
- 多达 32 个嵌入式端点设备(每个交换机下游端口后面一个嵌入式端点)。
- MSI/MSI-X 中断
- 弹性 PF 配置,即随时更新配置空间的能力。
- ACS 能力
- 只有能力(没有控制功能)
- 每个嵌入式端点最多 8 个 PF。
- 所有嵌入式端点最多 32 个 PF。
- 功能层复位 (FLR)
IP
- 支持基于 P-Tile 的设备:英特尔® Stratix® 10 DX FPGA 和 SoC 或者英特尔® Agilex™ F 系列 FPGA 和 SoC 的部分成员。
- 优化的门计数
- 用户数据包接口,具有单独的标头、数据和前缀。
- 用户数据包接口在任何给定周期内都提供一个 TLP,适合所有配置。
- 最多 512 个未处理、未发布请求(仅 x16 内核)
- 最多 256 个未处理、未发布请求(x8 和 x4 内核)
- 与设备相关的 PLD 时钟 (coreclkout_hip) 频率
- 英特尔® Stratix® 10 DX 设备为 400 MHz,英特尔 Agilex 设备为 500 MHz。
IP 质量指标
基本要求 |
|
---|---|
IP 首次发布年份 |
2020 年 |
状态 |
生产 |
交付物 |
|
客户可交付物包括: 设计文件(加密源代码或后期合成网表) 时间和/或布局限制 文档(带修订控制) |
是 是 是 |
IP 随附的任何额外客户可交付物 |
固定交换机配置(1 个上游端口和 4 个下游端口)的测试台和示例设计 |
允许最终用户配置 IP 的参数化 GUI |
Y |
启用了 IP 核,可支持英特尔 FPGA IP 评估模式 |
N |
源语言 |
Verilog |
Testbench 语言 |
Verilog |
提供软件驱动程序 |
不适用 |
驱动程序操作系统支持 |
不适用 |
实施 |
|
用户界面 |
Avalon Streaming (AVST) |
IP-XACT 元数据 |
Y |
验证 |
|
支持的模拟器 |
VCS |
经验证的硬件 |
英特尔 Stratix 10 DX FPGA 开发套件 |
执行了行业标准合规性测试 |
不适用 |
如果是,哪个测试? |
不适用 |
如果是,使用哪款英特尔 FPGA 设备? |
不适用 |
如果是,执行的日期 |
不适用 |
如果否,是否计划? |
不适用 |
互操作性 |
|
IP 经过互操作性测试 |
N |
如果是,使用哪款英特尔 FPGA 设备 |
不适用 |
可提供互操作性报告 |
不适用 |
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。