F-Tile PCIe 硬 IP
F-Tile 英特尔® 硬 IP 在端点、根端口和 TLP 旁路模式下支持 PCIe* 4.0。它也支持 Avalon® Streaming 接口。F-Tile 将作为英特尔® Agilex™ 设备的配套 Tile。
F-Tile 是 P-Tile 的后继产品,并支持 PCIe 3.0 和 4.0 配置。
阅读用于 PCIe 的 F-Tile Avalon® Streaming 英特尔® FPGA IP 用户指南 ›
阅读用于 PCIe 的 F-Tile Avalon® Streaming 英特尔® FPGA IP 设计示例用户指南 ›
F-Tile PCIe 硬 IP
标准和规范合规性
- PCIe 基本规范修订版 4.0
- 单个根 I/O 虚拟化和共享规格,修订版 1.1
- 地址转换服务,修订版 1.1
- 适用于 PCIe 架构的 PHY 接口,版本 4.0
- 虚拟 I/O 设备 (VIRTIO),版本 1.0
特性
- 包括完整的协议堆栈,包括作为硬 IP 实现的事务处理、数据链路和物理层。
- 本地支持 PCIe* 4.0/3.0 配置,通过链路下行训练支持 1.0/2.0 配置。
- 支持根端口 (RP) 和端点 (EP) 模式。
- 支持 TL 旁路模式,以启用上游端口或下游端口功能,便于使用基于结构的 PCI 交换机 IP。
- 在较低宽度的 x8、x4 配置下支持各种多链路 EP、RP 模式。
- 最高支持 512 字节的最大有效载荷大小 (MPS)。
- 最高支持 4096 字节 (4 KB) 的最大读取请求大小 (MRRS)。
- 支持单虚拟通道 (VC)。
- 通过完成超时接口支持完成超时范围。
- 原子操作 (FetchAdd/Swap/CAS)。
- 支持各种时钟模式:共用反射,独立反射,带和不带扩频 (SRIS、SRNS)。
- PCIe* 高级错误报告。
- ECRC 生成和校验。
- 数据总线奇偶校验保护。
- 支持 D0 和 D3 PCIe 电源状态。
- 接收器通道输出边限微调。
- 重定时器存在检测。
- 支持自主硬 IP 模式,允许 PCIe 硬 IP 在完成 FPGA 配置和进入用户模式之前与主机进行通信。
- 通过 PCIe 链路进行 FPGA 内核配置(CVP 初始化和 CVP 更新)。
多功能和虚拟化功能
- SR-IOV 支持(每个端点 8 个 PF,2K VF)。
- 通过配置拦截接口支持 VirtIO。
- 可扩展 I/O 和共享虚拟内存 (SVM) 支持(未来)。
- 访问控制服务 (ACS)。
- 备用路由 ID 解释 (ARI)。
- 功能级重置 (FLR)。
- 支持 TLP 处理提示 (TPH)。
- 支持地址转换服务 (ATS)。
- 进程地址空间 ID (PasID)。
用户界面功能
- Avalon® Streaming 接口 (Avalon-ST)
- 用户数据包接口,具有单独的标头、数据和前缀。
- 双段式用户数据包接口,在任何特定周期内最多可处理两个 TLP(仅 x16 内核)。
- 扩展标记支持。
- 10 位标签支持(最多 768 个未处理标签 (x16)/512 个未处理标签 (x8/x4),在任何给定时间,结合所有功能)。
IP 调试功能
- 调试工具包,包括以下功能:
- 协议和链路状态信息。
- 基本和高级调试功能,包括 PMA 寄存器访问和眼睛查看功能。
驱动程序支持
- Linux 设备驱动程序。
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。