4.1.1.1. DDR输入路径
pad发送数据到输入缓冲器,而输入缓冲器驱动延迟单元。在延迟单元中,数据被连接到DDIO阶段,它包含三个寄存器:
- RegAi在时钟的上升沿采集pad_in的数据。
- RegBi在时钟的下降沿采集pad_in的数据。
- RegCi在时钟的下降沿采集RegAi的数据。
图 14. Altera GPIO Lite DDR输入路径的简单示图
图 15. Altera GPIO Lite输入路径的时序图