仅对英特尔可见 — GUID： sam1394018188295
Ixiasoft
2.3.2.6. 可编程IOE延迟
通过启用可编程IOE延迟来确保零保持时间、最小化建立时间、增加时钟到输出(clock-to-output)时间或者延迟时钟输入信号。这有助于增加读写时序裕量，因为它最小化了总线中信号之间的不确定性。
每个管脚从pin-to-input寄存器都有一个不同的输入延时，或者从register-to-output管脚都有一个不同的输出延时，来保证进出器件的一组总线中的信号具有相同的延时。
| 可编程延迟 | Quartus® Prime逻辑选项 |
|---|---|
| 输入pin-to-logic阵列延迟 | 从管脚到内部单元的输入延迟 |
| 输入pin-to-input寄存器延迟 | 从管脚到输入寄存器的输入延迟 |
| 输出管脚延迟 | 从输出寄存器到输出管脚的延迟 |
| 复用时钟输入管脚延迟 | 从复用时钟管脚到扇出目的地的输入延迟 |
在IOE中有两条路径用于实现输入数据以到达逻辑阵列。每一条路径各有不同的延迟。这允许您对位于器件中的两个不同区域的管脚至内部逻辑单元(LE)寄存器的延迟进行调整。您必须设置两个组合输入延迟，其输入延迟和管脚到 Quartus® Prime软件中的内部单元逻辑选项的两条路径一起。如果管脚使用输入寄存器，其中一个延迟被忽视，而这个延迟与 Quartus® Prime软件中的管脚至输入寄存器逻辑选项的输入延迟设置在一起。
IOE寄存器在每个I/O模块的预置或清零功能上共享相同的资源。您可以为每个独立的IOE编程预置或清零功能，但您不可以同时使用这两项功能。您也可以在完成配置后，编程寄存器上电到高电平或低电平。如果编程到低电平，异步清零可以控制寄存器。如果编程到高电平，异步预置可以控制寄存器。此功能可以防止无意中激活另一个器件上电后的低电平有效的输入。如果IOE中的一个寄存器使用预置或清零信号，那么在IOE中的所有寄存器在他们需要预置或清零信号时必须使用这个相同的信号。此外，一个同步复位信号在IOE寄存器中是可用的。