3.2.2. 预加法器
预加法器配置如下：
- 2个独立18-bit（有符号/无符号）预加法。
- 1个26-bit预加法器。
18 × 18乘法模式下使能预加法器时，ay和az被用作顶层预加法器的输入总线，而by和bz被用作底层预加法器的输入总线。27 × 27乘法模式下使能预加法器时，ay和az被用作预加法器的输入总线。
预加法器支持加法和减法两种操作。当使用同一DSP块中的两个预加法器时，它们必须共享相同的操作类型（同为加法或者同为减法）。