仅对英特尔可见 — GUID： kly1416984564512
Ixiasoft
2.1.5. 流水线选项卡
| 参数 | IP生成的参数 | 值 | 说明 |
|---|---|---|---|
| Add input pipeline register to the input data signal (x/y/z/coefsel) | input_pipeline_clock | No Clock0 Clock1 Clock2 |
选择Clock0，Clock1或Clock2使能并指定x、y、z、coefsela和coefselb流水线输入寄存器的输入时钟信号。 |
| Add input pipeline register to the 'sub' data signal | sub_pipeline_clock | No Clock0 Clock1 Clock2 |
选择Clock0，Clock1或Clock2使能并指定sub流水线输入寄存器的输入时钟信号。 2 |
| Add input pipeline register to the 'accumulate' data signal | accum_pipeline_clock | No Clock0 Clock1 Clock2 |
选择Clock0，Clock1或Clock2使能并指定accumulate流水线输入寄存器的输入时钟信号。2 |
| Add input pipeline register to the 'loadconst' data signal | load_const_pipeline_clock | No Clock0 Clock1 Clock2 |
选择Clock0，Clock1或Clock2使能并指定loadconst流水线输入寄存器的输入时钟信号。2 |
| Add input pipeline register to the 'negate' data signal | negate_pipeline_clock | No Clock0 Clock1 Clock2 |
选择Clock0，Clock1或Clock2使能并指定negate流水线输入寄存器的输入时钟信号。2 |
2 所有用于动态控制信号的流水线输入寄存器的时钟设置必须相同。