Intel® Cyclone® 10 GX本地定点DSP IP核用户指南

下载 PDF
ID 683739
日期 11/06/2017
Public
文档目录
文档目录 x
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 2. 入门指南 3. 功能性说明 A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 x
1.1. Cyclone® 10 GX本地定点DSP IP核特性
2. 入门指南 x
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置 x
2.1.1. 操作模式选项卡 2.1.2. 预加法器选项卡 2.1.3. 内部系数选项卡 2.1.4. 累加器/输出级联选项卡 2.1.5. 流水线选项卡 2.1.6. 每操作模式的最大输入数据宽度
3. 功能性说明 x
3.1. 操作模式 3.2. 可选模块 3.3. 时钟方案 3.4. Cyclone® 10 GX本地定点DSP IP核信号
3.1. 操作模式 x
3.1.1. 18 × 18 Full Mode 3.1.2. 18 × 18 Sum of 2 Mode 3.1.3. 18 × 18 Plus 36 Mode 3.1.4. 18 × 18 Systolic Mode 3.1.5. 27 × 27 Mode
3.1.3. 18 × 18 Plus 36 Mode x
3.1.3.1. 18 x 18 Plus 36模式中使用小于36-Bit操作数实例
3.2. 可选模块 x
3.2.1. 输入级联 3.2.2. 预加法器 3.2.3. 内部系数 3.2.4. 累加器和输出级联 3.2.5. 流水线寄存器
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南
2. 入门指南
3. 功能性说明
A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史

3.3. 时钟方案

Cyclone® 10 GX本地定点DSP IP核中的输入，流水线和输出寄存器支持3个时钟源/使能和2个异步清零。所有输入寄存器使用aclr[0]，所有流水线和输出寄存器使用aclr[1]。各类寄存器可选择3种时钟源其中之一和时钟使能信号。

配置 Cyclone® 10 GX本地定点DSP IP核用于18 × 18收缩操作模式时， Intel® Quartus® Prime软件将输入收缩寄存器和chainin收缩寄存器时钟源设置为与内部输出寄存器相同的时钟源。

使能双累加器功能时， Intel® Quartus® Prime软件会将双累加器寄存器的时钟源在内部设置为与输出寄存器相同的时钟源。

表 7.  时钟方案约束

本列表显示所有寄存器时钟方案必须遵循的约束。
条件 约束
预加法器被使能时 ay和az输入寄存器的时钟源必须相同。

by和bz输入寄存器的时钟源必须相同。

流水线寄存器被使能时 所有流水线寄存器的时钟源必须相同。
任何输入寄存器用于动态控制信号时 sub，accumulate，loadconst和negate的输入寄存器时钟源必须相同。
二级标题