Intel® Cyclone® 10 GX本地定点DSP IP核用户指南

下载 PDF
ID 683739
日期 11/06/2017
Public
文档目录
文档目录 x
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 2. 入门指南 3. 功能性说明 A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 x
1.1. Cyclone® 10 GX本地定点DSP IP核特性
2. 入门指南 x
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置 x
2.1.1. 操作模式选项卡 2.1.2. 预加法器选项卡 2.1.3. 内部系数选项卡 2.1.4. 累加器/输出级联选项卡 2.1.5. 流水线选项卡 2.1.6. 每操作模式的最大输入数据宽度
3. 功能性说明 x
3.1. 操作模式 3.2. 可选模块 3.3. 时钟方案 3.4. Cyclone® 10 GX本地定点DSP IP核信号
3.1. 操作模式 x
3.1.1. 18 × 18 Full Mode 3.1.2. 18 × 18 Sum of 2 Mode 3.1.3. 18 × 18 Plus 36 Mode 3.1.4. 18 × 18 Systolic Mode 3.1.5. 27 × 27 Mode
3.1.3. 18 × 18 Plus 36 Mode x
3.1.3.1. 18 x 18 Plus 36模式中使用小于36-Bit操作数实例
3.2. 可选模块 x
3.2.1. 输入级联 3.2.2. 预加法器 3.2.3. 内部系数 3.2.4. 累加器和输出级联 3.2.5. 流水线寄存器
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南
2. 入门指南
3. 功能性说明
A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史

1.1. Cyclone® 10 GX本地定点DSP IP核特性

Cyclone® 10 GX本地定点DSP IP核支持以下特性：

  • 高性能，功耗优化和全寄存乘法操作
  • 18-bit和27-bit字长度
  • 每DSP模块两个18 x 19乘法器或一个27 x 27乘法器
  • 内置加法，减法和64-bit双累加寄存器综合乘法结果
  • 预加法器禁用时，级联19-bit或27-bit；当预加器被用于形成滤波应用（filtering application）的抽头延迟线（tap-delay line）时，级联18-bit。
  • 级联64-bit输出总线在无外部支持下将输出结果从一个模块传播至下一个模块。
  • 对称滤波器19-bit和27-bit模式中支持的硬核预加法器
  • 18-bit和27-bit模式中用于滤波实现的内部系数寄存器bank组
  • 具有分布式输出加法器的18-bit和27-bit收缩有限脉冲响应（FIR）滤波器
二级标题