Intel® Cyclone® 10 GX本地定点DSP IP核用户指南

下载 PDF
ID 683739
日期 11/06/2017
Public
文档目录
文档目录 x
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 2. 入门指南 3. 功能性说明 A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南 x
1.1. Cyclone® 10 GX本地定点DSP IP核特性
2. 入门指南 x
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置
2.1. Cyclone® 10 GX本地定点DSP IP核参数设置 x
2.1.1. 操作模式选项卡 2.1.2. 预加法器选项卡 2.1.3. 内部系数选项卡 2.1.4. 累加器/输出级联选项卡 2.1.5. 流水线选项卡 2.1.6. 每操作模式的最大输入数据宽度
3. 功能性说明 x
3.1. 操作模式 3.2. 可选模块 3.3. 时钟方案 3.4. Cyclone® 10 GX本地定点DSP IP核信号
3.1. 操作模式 x
3.1.1. 18 × 18 Full Mode 3.1.2. 18 × 18 Sum of 2 Mode 3.1.3. 18 × 18 Plus 36 Mode 3.1.4. 18 × 18 Systolic Mode 3.1.5. 27 × 27 Mode
3.1.3. 18 × 18 Plus 36 Mode x
3.1.3.1. 18 x 18 Plus 36模式中使用小于36-Bit操作数实例
3.2. 可选模块 x
3.2.1. 输入级联 3.2.2. 预加法器 3.2.3. 内部系数 3.2.4. 累加器和输出级联 3.2.5. 流水线寄存器
1. Intel® Cyclone® 10 GX本地定点DSP IP核用户指南
2. 入门指南
3. 功能性说明
A. Cyclone® 10 GX本地定点DSP IP核用户指南文档修订历史

2.1.1. 操作模式选项卡

表 1.  操作模式选项卡
参数 IP已生成参数 值 说明
Please choose the operation mode operation_mode

m18×18_full

m18×18_sumof2

m18×18_plus36

m18×18_systolic

m27×27

选择需要的操作模式。
Multiplier Configuration（乘法器配置）
Representation format for top multiplier x operand signed_max

signed

unsigned

指定顶层乘法器x操作数的表示格式。
Representation format for top multiplier y operand signed_may

signed

unsigned

指定顶层乘法器y操作数的表示格式。
Representation format for bottom multiplier x operand signed_mbx

signed

unsigned

指定底层乘法器x操作数的表示格式。
Representation format for bottom multiplier y operand signed_mby

signed

unsigned

指定底层乘法器y操作数的表示格式。

始终为m18×18_plus36选择unsigned。

Enable 'sub'port enable_sub No

Yes

选择Yes使能sub端口。
Register input 'sub' of the multiplier sub_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2以使能和指定sub输入寄存器的输入时钟信号。
Input Cascade（输入级联）
Enable input cascade for 'ay' input ay_use_scan_in

No

Yes

选择Yes使能ay数据输入的输入级联模块。

使能输入级联模块时， Cyclone® 10 GX本地定点DSP IP核使用scanin输入信号取代ay输入信号进行输入。

Enable input cascade for 'by' input by_use_scan_in

No

Yes

选择Yes使能by数据输入的输入级联模块。

使能输入级联模块后， Cyclone® 10 GX本地定点DSP IP核使用ay输入信号取代by输入信号进行输入。

Enable data ay delay register delay_scan_out_ay

No

Yes

选择Yes使能ay和by输入寄存器之间的延迟寄存器。

m18×18_plus36和m27x27操作模式下不支持该功能。

Enable data by delay register delay_scan_out_by

No

Yes

选择Yes使能by输入寄存器和scanout输出总线之间的延迟寄存器。

m18×18_plus36和m27x27操作模式下不支持该功能。

Enable scanout port gui_scanout_enable

No

Yes

选择Yes使能scanout输出总线。
'scanout' output bus width scan_out_width 1–27 指定scanout输出总线的宽度。
Data 'x'Configuration（数据'x'配置）
'ax' input bus width ax_width 1–27 指定ax输入总线的宽度。 1
Register input 'ax' of the multiplier ax_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2使能并指定ax输入寄存器的输入时钟信号。

如果将'ax' operand source设置为'coef'，则ax输入寄存器不可用。

'bx' input bus width bx_width 1–18 指定bx输入总线宽度。1。
Register input 'bx' of the multiplier bx_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2使能并指定bx输入寄存器的输入时钟信号。如果将'bx' operand source设置为'coef'，则

bx输入寄存器不可用。

Data 'y'Configuration（数据'y'配置）
'ay' or 'scanin' bus width ay_scan_in_width 1–27 指定ay或scanin输入总线的宽度。1。
Register input 'ay' or input 'scanin' of the multiplier ay_scan_in_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2使能并指定ay或scanin输入寄存器的输入时钟信号。
'by' input bus width by_width 1-19 指定by输入总线的宽度。1
Register input 'by' of the multiplier by_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2使能并指定by或scanin输入寄存器的输入时钟信号。
Output 'result' Configuration（输出'result' 配置）
'resulta' output bus width result_a_width 1–64 指定resulta输出总线的宽度。
'resultb' output bus width result_b_width 1–64 指定resultb输出总线宽度。仅使用operation_mode m18×18_full时，resultb才可用。 .
Use output register output_clock

No

Clock0

Clock1

Clock2

选择Clock0，Clock1或Clock2使能并指定resulta和resultb输出寄存器的输入时钟信号。
1 请参阅每操作模式的最大输入数据宽度
二级标题