仅对英特尔可见 — GUID: oxo1490995924298
Ixiasoft
5.3.1. Vendor Specific Capability Header Register(供应商指定功能头寄存器)
5.3.2. Vendor Specific Header Register(供应商指定头寄存器)
5.3.3. Intel Marker Register(标记符寄存器)
5.3.4. User Configurable Device/Board ID Register(用户可配置器件/电路板ID寄存器)
5.3.5. CvP Status Register(CvP状态寄存器)
5.3.6. CvP Mode Control Register(CvP模式控制寄存器)
5.3.7. CvP Data Registers(CvP数据寄存器)
5.3.8. CvP Programming Control Register(CvP编程控制寄存器)
5.3.9. CvP Credit Register(CvP信用寄存器)
仅对英特尔可见 — GUID: oxo1490995924298
Ixiasoft
1. 概述
所作的更新针对于: |
---|
Intel® Quartus® Prime设计套件 19.3 |
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。 |
Configuration via Protocol(CvP)是一种配置方案。 Arria® V、 Cyclone® V、 Stratix® V、 Intel® Arria® 10、 Intel® Stratix® 10和 Intel® Cyclone® 10 GX器件系列均支持该配置方案。CvP配置方案为外设和核心逻辑创建单独映像。并将外设映像储存在本地配置器件中,将内核映像储存在主机存储器中,从而降低系统成本且提高专用内核映像的安全性。CvP通过 PCI Express* ( PCIe* )链路配置 Intel® FPGA架构,但仅适用于Endpoint类型。本文档介绍说明面向 Intel® Stratix® 10器件系列的CvP配置方案。CvP配置方案是针对通过 PCIe* 链路的内核架构配置,因而即便使用 Intel® Stratix® 10 SoC器件,也仅支持FPGA Configuration First Mode(FPGA配置优先模式)。
本页面上的信息是否对您有用?
反馈消息
剩余字符数: