Intel® Stratix® 10 Configuration via Protocol (CvP)实现用户指南

ID 683704
日期 1/10/2020
Public
文档目录

4.1.1. FPGA电源斜坡时间要求

对于开放系统,必须确保设计符合FPGA电源上升时间要求。

上电复位(POR)电路将FPGA保持在复位状态,直到电源输出达到建议的操作范围。从上电FPGA直到电源达到建议的操作范围的最大上电斜升时间,tRAMP 内,都会发生POR事件。如果未达到tRAMP 时间,则器件I/O管脚和编程寄存器保持三态(tri-stated),在此期间器件配置可能会失败。

要满足 PCIe* 链路的CvP上电时间,从首个电源上升到最后一次电源上升,总的tRAMP 必须小于10 ms。必须将MSEL设置选择为ASx4快速模式以确保最短POR延迟。

图 5. 电源斜升时间和POR