仅对英特尔可见 — GUID: aqw1491597674923
Ixiasoft
5.3.1. Vendor Specific Capability Header Register(供应商指定功能头寄存器)
5.3.2. Vendor Specific Header Register(供应商指定头寄存器)
5.3.3. Intel Marker Register(标记符寄存器)
5.3.4. User Configurable Device/Board ID Register(用户可配置器件/电路板ID寄存器)
5.3.5. CvP Status Register(CvP状态寄存器)
5.3.6. CvP Mode Control Register(CvP模式控制寄存器)
5.3.7. CvP Data Registers(CvP数据寄存器)
5.3.8. CvP Programming Control Register(CvP编程控制寄存器)
5.3.9. CvP Credit Register(CvP信用寄存器)
仅对英特尔可见 — GUID: aqw1491597674923
Ixiasoft
4.1.1. FPGA电源斜坡时间要求
对于开放系统,必须确保设计符合FPGA电源上升时间要求。
上电复位(POR)电路将FPGA保持在复位状态,直到电源输出达到建议的操作范围。从上电FPGA直到电源达到建议的操作范围的最大上电斜升时间,tRAMP 内,都会发生POR事件。如果未达到tRAMP 时间,则器件I/O管脚和编程寄存器保持三态(tri-stated),在此期间器件配置可能会失败。
要满足 PCIe* 链路的CvP上电时间,从首个电源上升到最后一次电源上升,总的tRAMP 必须小于10 ms。必须将MSEL设置选择为ASx4快速模式以确保最短POR延迟。
图 5. 电源斜升时间和POR