Intel® Stratix® 10 Configuration via Protocol (CvP)实现用户指南

ID 683704
日期 1/10/2020
Public
文档目录

8. Intel® Stratix® 10 Configuration via Protocol实现用户指南的文档修订历史

文档版本 Intel® Quartus® Prime版本 修订内容
2020.01.10 19.3 更新了图示:CvP初始化模式中的PCIe时序已包含GPIO状态。
2019.12.16 19.3
  • 为Intel Stratix 10 CvP更新参考设计添加了链接。
  • 更新了如下链接:
    • CvP驱动程序链接
    • Intel Stratix 10 CvP初始化参考设计
  • 修改了如下部分中的步骤:
    • 创建保留内核分区
    • 设置并编译更新版本
  • Defining a Logic Lock Region部分中添加关于查看.qsf文件设置的信息。
  • 使用基础版本映像编程FPGA部分中修改编程core.rbf文件的步骤。
2019.09.30 19.3
  • 添加关于 Avalon® Streaming x8配置方案的支持。
  • 在以下部分中将“Convert Programming File (CPF)”工具的相关信息替换成“Programming File Generator (PFG)”:
    • 转换SOF文件
    • 转换更新版本的SOF文件
2019.07.26 18.1
  • 更正了CvP Programming Control Register的字节偏移
  • 图7:CvP驱动程序流程中更正了寄存器名称。
2019.06.20 18.1 阐明如何对用于CvP更新模式的FPGA进行编程。
2019.01.17 18.1
  • 设置基础版本部分中修改了如下内容:
    • 图示:从Project Navigator创建Design Partition
    • 图示:Design Partitions Window(设计分区窗口)
    • 图示:从Project Navigator创建逻辑锁定区域
  • 设置并编译更新版本部分中添加了图示:Design Partitions Window(设计分区窗口)内容。
2018.11.29 18.1 修改以下结构图:
  • 图示:单Endpoint拓扑
  • 图示:多Endpoints拓扑
2018.09.24 18.1
  • 当前版本 Intel® Quartus® Prime Pro Edition软件支持CvP更新模式。
  • 添加了新的小节CvP更新模式实现
  • 修改了结构图:
    • 图示:CvP内核映像更新的外设和内核映像储存排列
    • 图示:单Endpoint拓扑
    • 图示:多Endpoint拓扑
  • 更新了CvP Driver Flow部分中的图示:CvP驱动程序流程
  • Intel® Stratix® 10器件中的CVP_DATA2寄存器已无效。
  • 添加了新的部分:
    • CvP限制和设限
    • CvP错误恢复
    • Intel Stratix 10 Configuration via Protocol (CvP)实现用户指南存档
2018.07.17 18.0
  • CvP Modes部分添了注释,以阐明当前版本 Intel® Quartus® Prime Pro Edition软件中的CvP更新模式支持。
  • 修改了图示:CvP初始化模式中的PCIe时序结构图。
2018.06.18 18.0
  • 配置映像部分更正了外设映像和内核映像的定义。
  • 为CvP初始化添加了图示:CvP初始化模式中的PCIe时序结构图和列表:CvP初始化模式中的上电时序信息。
  • CvP拓扑章节中修改了图示:单Endpoint拓扑图示:多Endpoint拓扑
  • 添加了注释,以阐明由 Intel® 提供的Linux驱动程序支持。
  • 更新了图示:CvP驱动程序流程
  • VSEC Registers for CvP部分中更正了用于CvP的VSEC寄存器。
  • CvP初始化模式实现部分中的少量更新。
日期 版本 修订内容
2017年12月 2017.12.18 首次发布。