仅对英特尔可见 — GUID: nao1523040950231
Ixiasoft
5.3.1. Vendor Specific Capability Header Register(供应商指定功能头寄存器)
5.3.2. Vendor Specific Header Register(供应商指定头寄存器)
5.3.3. Intel Marker Register(标记符寄存器)
5.3.4. User Configurable Device/Board ID Register(用户可配置器件/电路板ID寄存器)
5.3.5. CvP Status Register(CvP状态寄存器)
5.3.6. CvP Mode Control Register(CvP模式控制寄存器)
5.3.7. CvP Data Registers(CvP数据寄存器)
5.3.8. CvP Programming Control Register(CvP编程控制寄存器)
5.3.9. CvP Credit Register(CvP信用寄存器)
仅对英特尔可见 — GUID: nao1523040950231
Ixiasoft
6.2.3.2. 定义逻辑锁定区域
要保留已更新版本中用于保留内核分区的内核资源,就必须顶一个固定尺寸和位置的,仅内核访问的保留Logic Lock区域。更新版本使用该区域进行内核开发,且该区域仅可包含内核逻辑。 确保保留的布局区域的尺寸足够包含更新版本中的全部内核逻辑。
按照以下步骤定义用于内核基础版本的Logic Lock区域:
- 在Project Navigator中右键点选设计实例,然后点击 Logic Lock Region > Create New Logic Lock Region。该区域出现在Logic Lock Regions Window中。还可在Chip Planner(Locate Node > Locate in Chip Planner)中验证该区域。
图 18. 从Project Navigator创建Logic Lock Region
- 在Logic Lock Regions窗口中,对应Origin栏指定Width,Height和布局区域。
- 使能Reserved和Core-Only选项。
- 对于Size/State,请选择Fixed/Locked。
- 双击Routing Region单元格。 Logic Lock Routing Region Settings对话框出现。
图 19. Logic Lock Regions Window(逻辑锁定窗口)
- 指定Fixed with expansion,将Routing Type的Expansion Length指定为1。
- 点击OK。
- 点击File > Save Project。该设置对应于.qsf文件中的分配如下:
set_instance_assignment -name PLACE_REGION "X1 Y1 X20 Y20" -to <partition hierarchical path> set_instance_assignment -name RESERVE_PLACE_REGION ON -to <partition hierarchical path> set_instance_assignment -name CORE_ONLY_PLACE_REGION ON -to <partition hierarchical path> set_instance_assignment -name REGION_NAME led_inst_0 -to <partition hierarchical path> set_instance_assignment -name ROUTE_REGION "X0 Y0 X21 Y21" -to <partition hierarchical path> set_instance_assignment -name RESERVE_ROUTE_REGION OFF -to <partition hierarchical path>