2.4.5.12. Verilog HDL格式化函数

用于 PCI Express* 的英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南

下载 PDF

ID 683544

日期 4/10/2023

版本

Public

仅对英特尔可见 — GUID： nik1410565019875

Ixiasoft

查看详细信息

文档目录

文档目录 x

1. 有关用于PCI Express的英特尔® FPGA R-tile Avalon® Streaming IP设计实例 2. 快速入门指南 3. 用于 PCI Express* 的英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档 4. 用于英特尔FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史

1. 有关用于PCI Express的英特尔® FPGA R-tile Avalon® Streaming IP设计实例 x

1.1. Programmed Input/Output (PIO)设计实例功能描述 1.2. 单根I/O虚拟化（SR-IOV）设计实例功能描述 1.3. 性能设计实例的功能描述 1.4. 硬件和软件要求

1.1. Programmed Input/Output (PIO)设计实例功能描述 x

1.1.1. Credit初始化顺序

1.1.1. Credit初始化顺序 x

1.1.1.1. Credit值初始化和回送 1.1.1.2. Credit分配

2. 快速入门指南 x

2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. Root Port BFM（根端口BFM） 2.5. 编译设计实例 2.6. 安装Linux Kernel Driver 2.7. 运行设计实例

2.3. 仿真设计实例 x

2.3.1. 运行仿真的步骤 2.3.2. 测试台

2.3.1. 运行仿真的步骤 x

2.3.1.1. Siemens EDA QuestaSim* 仿真器 2.3.1.2. VCS* 仿真器 2.3.1.3. VCS* MX仿真器 2.3.1.4. Xcelium* 仿真器

2.3.2. 测试台 x

2.3.2.1. 测试台模块 2.3.2.2. 测试驱动器模块(Test Driver Module) 2.3.2.3. PIO设计实例测试台 2.3.2.4. SR-IOV设计实例测试台

2.4. Root Port BFM（根端口BFM） x

2.4.1. BFM存储器映射 2.4.2. 配置空间总线和器件编号 2.4.3. Root Port和Endpoint的配置 2.4.4. 发布对Application Layer的读和写事务 2.4.5. BFM处理过程与函数

2.4.5. BFM处理过程与函数 x

2.4.5.1. ebfm_barwr处理过程 2.4.5.2. ebfm_barwr_imm处理过程 2.4.5.3. ebfm_barrd_wait处理过程 2.4.5.4. ebfm_barrd_nowt处理过程 2.4.5.5. ebfm_cfgwr_imm_wait处理过程 2.4.5.6. ebfm_cfgwr_imm_nowt处理过程 2.4.5.7. ebfm_cfgrd_wait处理过程 2.4.5.8. ebfm_cfgrd_nowt处理过程 2.4.5.9. BFM配置处理过程 2.4.5.10. BFM共享存储器访问过程 2.4.5.11. BFM日志和消息过程 2.4.5.12. Verilog HDL格式化函数

2.4.5.9. BFM配置处理过程 x

2.4.5.9.1. ebfm_cfg_rp_ep规程 2.4.5.9.2. ebfm_cfg_decode_bar处理过程

2.4.5.10. BFM共享存储器访问过程 x

2.4.5.10.1. 共享存储器常量 2.4.5.10.2. shmem_write任务 2.4.5.10.3. shmem_read函数 2.4.5.10.4. shmem_display Verilog HDL函数 2.4.5.10.5. shmem_fill处理过程 2.4.5.10.6. shmem_chk_ok函数

2.4.5.11. BFM日志和消息过程 x

2.4.5.11.1. ebfm_display Verilog HDL函数 2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数 2.4.5.11.3. ebfm_log_set_suppressed_msg_mask任务 2.4.5.11.4. ebfm_log_set_stop_on_msg_mask Verilog HDL任务 2.4.5.11.5. ebfm_log_open Verilog HDL函数 2.4.5.11.6. ebfm_log_close Verilog HDL函数

2.4.5.12. Verilog HDL格式化函数 x

2.4.5.12.1. himage1 2.4.5.12.2. himage2 2.4.5.12.3. himage4 2.4.5.12.4. himage8 2.4.5.12.5. himage16 2.4.5.12.6. dimage1 2.4.5.12.7. dimage2 2.4.5.12.8. dimage3 2.4.5.12.9. dimage4 2.4.5.12.10. dimage5 2.4.5.12.11. dimage6 2.4.5.12.12. dimage7

2.7. 运行设计实例 x

2.7.1. 运行PIO设计实例 2.7.2. 运行SR-IOV设计实例 2.7.3. 运行性能设计实例

1. 有关用于PCI Express的英特尔® FPGA R-tile Avalon® Streaming IP设计实例

1.1. Programmed Input/Output (PIO)设计实例功能描述

1.1.1. Credit初始化顺序

1.1.1.1. Credit值初始化和回送

1.1.1.2. Credit分配

1.2. 单根I/O虚拟化（SR-IOV）设计实例功能描述

1.3. 性能设计实例的功能描述

1.4. 硬件和软件要求

2. 快速入门指南

2.2. 生成设计实例

2.3. 仿真设计实例

2.3.1. 运行仿真的步骤

2.3.1.1. Siemens EDA QuestaSim* 仿真器

2.3.1.2. VCS* 仿真器

2.3.1.3. VCS* MX仿真器

2.3.1.4. Xcelium* 仿真器

2.3.2. 测试台

2.3.2.1. 测试台模块

2.3.2.2. 测试驱动器模块(Test Driver Module)

2.3.2.3. PIO设计实例测试台

2.3.2.4. SR-IOV设计实例测试台

2.4. Root Port BFM（根端口BFM）

2.4.1. BFM存储器映射

2.4.2. 配置空间总线和器件编号

2.4.3. Root Port和Endpoint的配置

2.4.4. 发布对Application Layer的读和写事务

2.4.5. BFM处理过程与函数

2.4.5.1. ebfm_barwr处理过程

2.4.5.2. ebfm_barwr_imm处理过程

2.4.5.3. ebfm_barrd_wait处理过程

2.4.5.4. ebfm_barrd_nowt处理过程

2.4.5.5. ebfm_cfgwr_imm_wait处理过程

2.4.5.6. ebfm_cfgwr_imm_nowt处理过程

2.4.5.7. ebfm_cfgrd_wait处理过程

2.4.5.8. ebfm_cfgrd_nowt处理过程

2.4.5.9. BFM配置处理过程

2.4.5.9.1. ebfm_cfg_rp_ep规程

2.4.5.9.2. ebfm_cfg_decode_bar处理过程

2.4.5.10. BFM共享存储器访问过程

2.4.5.10.1. 共享存储器常量

2.4.5.10.2. shmem_write任务

2.4.5.10.3. shmem_read函数

2.4.5.10.4. shmem_display Verilog HDL函数

2.4.5.10.5. shmem_fill处理过程

2.4.5.10.6. shmem_chk_ok函数

2.4.5.11. BFM日志和消息过程

2.4.5.11.1. ebfm_display Verilog HDL函数

2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数

2.4.5.11.3. ebfm_log_set_suppressed_msg_mask任务

2.4.5.11.4. ebfm_log_set_stop_on_msg_mask Verilog HDL任务

2.4.5.11.5. ebfm_log_open Verilog HDL函数

2.4.5.11.6. ebfm_log_close Verilog HDL函数

2.4.5.12. Verilog HDL格式化函数

2.4.5.12.1. himage1

2.4.5.12.2. himage2

2.4.5.12.3. himage4

2.4.5.12.4. himage8

2.4.5.12.5. himage16

2.4.5.12.6. dimage1

2.4.5.12.7. dimage2

2.4.5.12.8. dimage3

2.4.5.12.9. dimage4

2.4.5.12.10. dimage5

2.4.5.12.11. dimage6

2.4.5.12.12. dimage7

2.5. 编译设计实例

2.6. 安装Linux Kernel Driver

2.7. 运行设计实例

2.7.1. 运行PIO设计实例

2.7.2. 运行SR-IOV设计实例

2.7.3. 运行性能设计实例

3. 用于 PCI Express* 的英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档

4. 用于英特尔FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史

仅对英特尔可见 — GUID： nik1410565019875

Ixiasoft

查看详细信息