仅对英特尔可见 — GUID: zyg1646428570983
Ixiasoft
2.4.5.1. ebfm_barwr处理过程
2.4.5.2. ebfm_barwr_imm处理过程
2.4.5.3. ebfm_barrd_wait处理过程
2.4.5.4. ebfm_barrd_nowt处理过程
2.4.5.5. ebfm_cfgwr_imm_wait处理过程
2.4.5.6. ebfm_cfgwr_imm_nowt处理过程
2.4.5.7. ebfm_cfgrd_wait处理过程
2.4.5.8. ebfm_cfgrd_nowt处理过程
2.4.5.9. BFM配置处理过程
2.4.5.10. BFM共享存储器访问过程
2.4.5.11. BFM日志和消息过程
2.4.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: zyg1646428570983
Ixiasoft
2.3.1.1. Siemens EDA QuestaSim* 仿真器
执行以下步骤:
- 浏览到仿真工作目录: cd <my_design>/pcie_ed_tb/pcie_ed_tb/sim/mentor。
- 调用vsim,弹出一个控制台窗口,您可以在其中运行下一个命令:键入vsim
- 设置TOP_LEVEL_NAME "pcie_ed_tb.pcie_ed_tb"
- do msim_setup.tcl
- ld_debug
- run -all
成功的仿真,会包含如下信息:"Simulation stopped due to successful completion!"
注: 在Windows* OS下运行仿真时,如果您的工程路径太长,可能会遇到设计文件访问错误。为避免这种情况,请尽可能缩短工程路径。任何设计文件的最长路径都应少于189个字符。