仅对英特尔可见 — GUID: vkr1614202320237
Ixiasoft
2.4.5.1. ebfm_barwr处理过程
2.4.5.2. ebfm_barwr_imm处理过程
2.4.5.3. ebfm_barrd_wait处理过程
2.4.5.4. ebfm_barrd_nowt处理过程
2.4.5.5. ebfm_cfgwr_imm_wait处理过程
2.4.5.6. ebfm_cfgwr_imm_nowt处理过程
2.4.5.7. ebfm_cfgrd_wait处理过程
2.4.5.8. ebfm_cfgrd_nowt处理过程
2.4.5.9. BFM配置处理过程
2.4.5.10. BFM共享存储器访问过程
2.4.5.11. BFM日志和消息过程
2.4.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: vkr1614202320237
Ixiasoft
2.5. 编译设计实例
注: 在英特尔 Quartus Prime 23.1发布中,R-tile Avalon Streaming Intel FPGA IP for PCIe设计实例具有有限的硬件测试支持。可使用以下说明进行早期测试并按照流程要求在英特尔Agilex® 7 I-Series FPGA Development Kit上运行该设计实例。
- 浏览到<project_dir>/intel_rtile_pcie_ast_0_example_design/并打开pcie_ed.qpf。
- 如果您在生成设计实例时,选择了特定的开发套件,则与VID相关的设置包含于.qsf文件中,您无需手动添加该这些文件。请注意,这些设置也将针对特定的电路板。
- 打开Processing菜单,选择Start Compilation。