MAX 10 FPGA开发套件用户指南

ID 683460
日期 9/07/2017
Public

3.5. HSMC选项卡

HSMC Tab用于测试CMOS端口。
图 10. HSMC选项卡
控制 说明
Status Pattern sync:显示码型同步或未同步状态。当检测到数据序列的起始部分,码型应该是同步的。
Port CMOS:CMOS端口可用于测试。
Data Type 以下数据类型可用于分析:
  • prbs7 :选择伪随机7位序列。
  • prbs15 :选择伪随机的15位序列。
  • prbs23 :选择伪随机的23位序列。
  • prbs31 :选择伪随机的31位序列。
  • high_frequency :除以数据模式(data pattern)。
  • low_frequency :除以数据模式(data pattern)。
Error Control
  • Detected errors:显示在硬件中检测到的数据错误数。
  • Inserted errors:显示插入到发送数据流中的错误的数量。
  • Bit error rate (BER):显示接口的误码率
  • Insert Error:每次点击按钮插入一个字错误(one-word error)到发送数据流中。
  • Clear:将Detected errorsInserted errors计数器复位成零。
Test Control
  • Stop:复位测试。
  • Number of bits tested:显示上一次复位后测试的比特数。