仅对英特尔可见 — GUID： sth1422640831748
Ixiasoft
4.3.3. 开关和跳线设置
本主题针对MAX® 10 FPGA开发套件。本主题介绍了如何恢复默认出厂设置并解释了其功能。
J7跳线将电位器的输出(POT1.2)连接到ADC1_CH6。J7跳线开启时，通过ADC1_CH6可使用电位器对MAX 10 ADC提供可调电压(0~2.5 V)。当J7跳线关闭时，作为其他ADC通道，ADC1_CH6连接到2x10 header。
图 18. 电路板顶部的跳线J7
电路板底部有两个开关。SW1用于用户功能，SW2用于引导选择和旁路某些组件。
图 19. 电路板底部的开关当开关处于ON，意味着FUNCTION SIGNAL连接到GND。所以这是一个LOGIC LOW (0)。当开关处于OFF，意味着FUNCTION SIGNAL从GND断开。所以这是一个LOGIC HIGH (1)。
注： 下图显示了Rev. C电路板的开关标签和Rev. B电路板的注释。SW2.3的名称变更只是一个名称变更，而不是功能变更。Rev. B标识为MAX10_BYPASS，但实际上是一个VTAP旁路。
| 开关 | 电路板标签 | 功能 | 默认位置 |
|---|---|---|---|
| 1 | USER_DIPSW4 | 用户定义的开关#4，#0/1/2/3在SW1上。没有默认功能。 | — |
| 2 | BOOT_SEL (for Rev. B Board) CONFIG_SEL (for Rev. C board) | 使用此管脚选择CFM0，CFM1或CFM2映像作为双映像配置中的第一个引导映像。如果CONFIG_SEL设置为低电平，那么第一个引导映像是CFM0映像。如果CONFIG_SEL管脚设置位高电平，那么第一个引导映像是CFM1或者CFM2映像。此管脚在用户模式前和nSTATUS管脚被置位前读取。 | LOW |
| 3 | VTAP_BYPASSN | On-Board USB-Blaster II中提供一个虚拟的JTAG器件，可对诊断硬件和电路板识别信息进行访问。此器件显示为JTAG链上的一个额外器件(ID: 020D10DD)。此开关将虚拟JTAG器件从JTAG链中删除。 |
HIGH |
| 4 | HSMC_BYPASSN | 使用此管脚旁路JTAG链上的HSMC。此信号的默认值为高电平，因此HSMC在JTAG链中。(然而，通常没有连接到HSMC的子卡，所以可能不会被TAG master检测到)。当它设为低电平时，HSMC被旁路。 | HIGH |