MAX 10 FPGA开发套件用户指南

ID 683460
日期 9/07/2017
Public

3.6. DDR3选项卡

DDR3 Tab使您能够通过读取和写入选定数量的地址来测试DDR3。
图 11. DDR3选项卡
控制 说明
Performance Indicators 这些控制显示您上一次点击Start后搜集的当前传输性能分析信息:
  • WriteReadTotal性能进度条—显示请求传输所能达到的最大理论数据速率的百分比。
  • Write (MBps)Read (MBps)Total (MBps)—显示每秒分析的数据字节数。
  • Data bus: 72比特(8比特ECC)宽,频率为1066 MHz双倍数据速率。每个管脚2133 Megabits per second (Mbps)。等同于136512 Mbps或17064 MBps的理论最大带宽。
Error Control 显示分析过程中检测到的数据错误,并且使您能够插入错误:
  • Detected errors—显示在硬件中检测到的数据错误的数量。
  • Inserted errors—显示插入到发送数据流中的错误的数量。
  • Insert Error—每次点击按钮插入一个字错误(one-word error)到发送数据流中。 Insert Error仅在传输性能分析期间使能。
  • Clear—复位清零Detected errors和Inserted errors计数器。
Number of Addresses to Write and Read 决定在每次读写迭代中使用的地址数。