MAX 10 FPGA开发套件用户指南

下载 PDF
ID 683460
日期 9/07/2017
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 电路板测试系统 4. 电路板组件 A. 附加信息
1. 概述 x
1.1. 概述 1.2. 处理电路板
2. 入门 x
2.1. Quartus II网络版软件 2.2. 安装开发套件 2.3. 安装USB-Blaster驱动程序 2.4. 电路板更新门户(Board Update Portal)
3. 电路板测试系统 x
3.1. 使用Configure菜单 3.2. System Info选项卡 3.3. GPIO选项卡 3.4. Flash选项卡 3.5. HSMC选项卡 3.6. DDR3选项卡 3.7. ADC选项卡 3.8. HDMI选项卡 3.9. Sleep Mode选项卡 3.10. 功耗监视器(Power Monitor) 3.11. 时钟控制
4. 电路板组件 x
4.1. 电路板概述 4.2. 特性器件 4.3. 配置 4.4. 状态单元 4.5. 设置单元 4.6. 普通用户输入/输出 4.7. 时钟电路 4.8. 组件和接口 4.9. 储存器 4.10. 配电系统
4.3. 配置 x
4.3.1. 使用Quartus II Programmer 4.3.2. 选择内部配置方案 4.3.3. 开关和跳线设置
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟输入/输出
4.8. 组件和接口 x
4.8.1. 10/100/1000 Ethernet PHY 4.8.2. 数字到模拟转换器 4.8.3. HDMI视频输出 4.8.4. HSMC 4.8.5. Pmod连接器 4.8.6. USB到UART
4.9. 储存器 x
4.9.1. DDR3 Rev. B Board 4.9.2. DDR3 Rev. C电路板 4.9.3. Flash
A. 附加信息 x
A.1. 用户指南修订历史 A.2. 合规性与一致性声明
A.2. 合规性与一致性声明 x
A.2.1. CE EMI一致性提醒
1. 概述
2. 入门
3. 电路板测试系统
4. 电路板组件
A. 附加信息

4.7.2. 板外时钟输入/输出

开发板有可驱动到电路板上的输入和输出时钟。根据FPGA器件的规格，输出时钟可编程为不同的级别和I/O标准。

表 15.  板外时钟输入
源 图解信号名称 I/O标准 MAX 10 FPGA管脚编号 说明
HSMC HSMC_CLK_IN_N1 2.5 V AB21 来自已安装的HSMC电缆或者电路板的LVDS输入。
HSMC HSMC_CLK_IN_P1 2.5 V AA20 来自已安装的HSMC电缆或者电路板的LVDS输入。
HSMC HSMC_CLK_IN_N2 2.5 V V9 来自已安装的HSMC电缆或者电路板的LVDS输入。
HSMC HSMC_CLK_IN_P2 2.5 V V10 来自已安装的HSMC电缆或者电路板的LVDS输入。
HSMC HSMC_CLK_IN0 2.5 V N4 来自已安装的HSMC电缆或者电路板的单端输入。
表 16.  板外时钟输出
源 图解信号名称 I/O标准 MAX 10 FPGA管脚编号 说明
HSMC HSMC_CLK_OUT_N1 2.5 V R13 LVDS输出。
HSMC HSMC_CLK_OUT_P1 2.5 V P13 LVDS输出。
HSMC HSMC_CLK_OUT_N2 2.5 V V14 LVDS输出。
HSMC HSMC_CLK_OUT_P2 2.5 V W15 LVDS输出。
HSMC HSMC_CLK_OUT0 2.5 V AA13 FPGA CMOS输出(或GPIO)
二级标题