Intel® Cyclone® 10 LP器件系列管脚连接指南

ID 683137
日期 11/06/2017
Public

电源管脚

(请参考注释12)

注: Intel® 建议您创建一个 Intel® Quartus® Prime设计,输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查您的管脚连接性。根据器件密度、封装、I/O约束、电压分配和本文档或器件手册未详细说明的其它因素,这些规则因不同的器件会有所不同。
表 5.  电源管脚
管脚名称 管脚功能 管脚说明 连接指南
VCCINT 电源 这些是内部逻辑阵列电压电源管脚。 所有VCCINT管脚必须连接到1.0V或1.2 V电源。VCCINT 1.0V的 Intel® Cyclone® 10 LP器件以及VCCINT 1.2V的 Intel® Cyclone® 10 LP器件具有不同的订购码。通过适当的隔离过滤器,VCCD_PLL和VCCINT可以共享。去耦取决于指定电路板的设计去耦需求。请参考注释2、4和15。
VCCD_PLL[1..4] 电源 PLLs[1..4]的数字电源。必须要上电这些管脚,即使没有使用PLL。 即使没有使用PLL,也要求将这些管脚连接到1.0 V (如果VCCINT为1.0 V)或者1.2 V (如果VCCINT为1.2 V)。VCCINT 1.0V的 Intel® Cyclone® 10 LP器件以及VCCINT 1.2V的 Intel® Cyclone® 10 LP器件具有不同的订购码。通过适当的隔离过滤器,就可以从与VCCINT相同的稳压器中获取这些管脚。将隔离的开关电源与±3%最大电压纹波一起使用。这些管脚的去耦取决于指定电路板的设计去耦需求。请参考注释2、4、6、11和15。
VCCA[1..4] 电源 PLLs[1..4]的模拟电源。所有VCCA管脚必须上电,并且所有VCCA管脚必须同时上电和断电,即便在没有使用全部的PLL。建议设计人员将该管脚从其它的VCC管脚中隔离开,以实现更高的抖动性能。 即使未使用PLL,也需要将这些管脚连接到2.5 V。使用具有±3%最大电压纹波的隔离线性或开关电源(注释11)。建议将该管脚从其它的VCC管脚中隔离开,以实现更高的抖动性能。
VCCIO[1..8] 电源 这些是banks 1至8的I/O电源电压管脚。每个bank可支持不同的电压电平。VCCIO对所有I/O标准的输入和输出缓冲提供电源。 将这些管脚连接到1.2 V、1.5 V、1.8 V、2.5 V、3.0 V或者3.3 V电源,取决于I/O bank所分配的I/O标准。去耦取决于指定电路板的设计去耦需求。请参考注释2和4。
GND 接地 器件接地管脚。 所有GND管脚应该连接到电路板GND地平面。
GNDA[1..4] 接地 对器件中的PLLs[1..4]和其它模拟电路接地。 如果数字GND地平面稳定、安静且没有地弹(ground bounce)效应,则可以考虑将GNDA管脚连接到GND地平面,而无需隔离模拟地平面连接。
VREFB[1..8]N[0..2] I/O 每个I/O bank的输入参考电压。如果bank使用电压参考的I/O标准,就将这些管脚作为bank的电压参考管脚使用。如果在bank中没有使用电压参考I/O标准,那么VREF管脚用作用户I/O管脚。 如果没有使用VREF管脚,则应该将它们连接到管脚所在的bank的VCCIO或者GND。去耦取决于指定电路板的去耦需求。请参考注释2。