Intel® Cyclone® 10 LP器件系列管脚连接指南

ID 683137
日期 11/06/2017
Public

差分I/O管脚

注: Intel® 建议您创建一个 Intel® Quartus® Prime设计,输入器件I/O约束并编译设计。 Intel® Quartus® Prime软件将会根据I/O约束和布局规则检查您的管脚连接性。根据器件密度、封装、I/O约束、电压分配和本文档或器件手册未详细说明的其它因素,这些规则因不同的器件会有所不同。
表 3.  差分I/O管脚
管脚名称 管脚功能 管脚说明 连接指南
DIFFIO_[L,R,T,B][0..61][p,n] (注释11) I/O,TX/RX通道 复用差分发送器/接收器通道。这些通道可用于发送/接收LVDS可兼容的信号。"p"后缀的管脚为差分通道提供正信号。"n"后缀的管脚为差分通道提供负信号。如果不用于差分信号,这些管脚用作用户I/O管脚。 按照 Intel® Quartus® Prime软件中的定义连接未使用的管脚。