说明
在外部 PLL 模式下用于Cyclone® V、Arria® V 和 Stratix® V 设备时，需要将 LVDS 缓冲器插入到 Altera_PLL 和 ALTLVDS_RX ALTLVDS_TX或 宏功能之间，同时打开了以下任一选项：
- 启用 PLL 的动态重配置
- 启用对动态相移端口的访问
- 启用物理输出时钟参数
解决方法
下载 此操作方法文档，了解如何在外部 PLL 和 ALTLVDS IP 之间添加中间 LVDS 缓冲器。
操作说明文档参考了您可以在 VHDL 或 Verilog 中为每个 Cyclone® V、Arria® V 和 Stratix® V 设备下载的示例设计：