文章 ID: 000085048 内容类型: 产品信息和文件 上次审核日期: 2015 年 01 月 21 日

如何在启用动态相位对齐 （DPA） 的情况下实现外部 Altera_PLL 和 ALTLVDS_RX并在它们之间连接？

环境

  • 英特尔® Quartus® II 订阅版
  • ALTLVDS_RX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在外部 PLL 模式下使用ALTLVDS_RX并在 Quartus® II 软件 12.1 版及更高版本中启用 DPA 时，将在“分析和综合”中收到如下所示的错误：

    错误：SERDES DPA 块节点 \'lvds_rx：lvds_rx_inst0|altlvds_rx：ALTLVDS_RX_component|lvds_rx_lvds_rx：auto_generated|lvds_rx_dpa3\' 未正确连接在 \'DPACLKIN\' 端口上。它必须连接到下面列出的有效端口之一。
    信息：可连接到所见即所得arriav_pll_dpa_output PHOUT端口
    信息：可以连接到所见即所得generic_pll OUTCLK端口

    这会影响Arria® V 和 Stratix® V 器件。

    解决方法

    在外部 PLL 模式下使用ALTLVDS_RX宏功能时，通过下载此操作文档和 example-project.zip 文件，修改您的设计。

    首先，您需要完成使用外部 PLL 模式实施ALTLVDS_RX和ALTLVDS_TX的步骤，如下面相关解决方案中所述。

    相关文章

    相关产品

    本文适用于 9 产品

    Arria® V GT FPGA
    Stratix® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。