仅对英特尔可见 — GUID： zqz1660825609392
Ixiasoft
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
仅对英特尔可见 — GUID： zqz1660825609392
Ixiasoft
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
英特尔® Agilex™ 5 FPGA和SoC支持原生 MIPI* IP D-PHY* 。该器件支持最高达到3.5Gbps20 每lane的 MIPI* D-PHY* v2.5。此 英特尔® Agilex™ 5 FPGA支持 MIPI* D-PHY* 无需外部元件的高速和低功耗信令模式。
MIPI* IP D-PHY* 的特性：
- 使能单向多lane配置—1、2、4或8个lane
- 支持高达3.5 Gbps 20每通道的低功耗和高速信令
MIPI* IP D-PHY* 根据以下协议实现了用于 英特尔® Agilex™ 5 FPGA的 MIPI* 发送和接收接口：
- 采用底层 D-PHY* 标准的相机串行接口(CSI-2) 3.0版本
- 采用底层 D-PHY* 标准的显示器串行接口(DSI-2) 2.0版本
| 协议 | D系列FPGA | E系列FPGA | |
|---|---|---|---|
| Device Group A | Device Group B | ||
| CSI-2 |
|
|
|
| DSI-2 |
|
|
|
图 10. MIPI* 接收器结构图
图 11. MIPI* 发送器结构图
20 对于标准参考通道，高达3.5 Gbps，对于长参考通道，高达2.5 Gbps。
21 对于标准参考和长参考通道，高达2.5 Gbps。