英特尔® Agilex™ 5 FPGA和SoC器件概述

下载 PDF
ID 762191
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块 5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器 6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP 7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络 8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O 9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL 10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统 12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持 14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计 15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM 17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置 18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性 19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理 21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具 22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 x
1.1. 英特尔® Agilex™ 5 FPGA和SoC中的主要功能和创新 1.2. 英特尔® Agilex™ 5 FPGA和SoC结构框图 1.3. 英特尔® Agilex™ 5 FPGA和SoC特性汇总 1.4. 英特尔® Agilex™ 5 SoC的附加功能
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 x
2.1. 英特尔® Agilex™ 5 FPGA和SoC D系列 2.2. 英特尔® Agilex™ 5 FPGA和SoC E系列 2.3. 英特尔® Agilex™ 5 FPGA和SoC封装选项
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 x
12.1. 英特尔® Agilex™ 5 FPGA收发器中的PMA特性 12.2. 英特尔® Agilex™ 5 FPGA收发器中的PCS特性 12.3. 英特尔® Agilex™ 5 FPGA和SoC中的收发器PLL
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史

1.3. 英特尔® Agilex™ 5 FPGA和SoC特性汇总

英特尔® Agilex™ 5 FPGA和SoC共享同一高性能内核架构和常规特性。
表 2.  特性总结
特性 描述
封装
  • 具有相同封装空间布局（footprint）的多个器件允许在不同器件密度之间无缝移植
  • "Balls anywhere"封装设计小外形规格的最小球间距为0.65 mm，有助于减少PCB的层数。
E系列 0.5 mm球间距封装选项针对具有更多I/O数量的小外形封装
高性能内核架构
  • 第二代英特尔 Hyperflex 内核架构中，整个互连布线和所有功能模块的输入上都包含超级寄存器（Hyper-Register）
  • 增强型自适应逻辑模块（ALM）
  • 经改进的多轨布线体系结构可以减少拥塞，并且缩短编译时间
  • 层次内核时钟架构以及可编程时钟树综合
  • 精细粒度部分重配置
内部储存器模块
  • 多级片上存储器层次结构
  • M20K—20 KB的硬核纠错码（ECC）支持
  • MLAB — 640位分布式LUTRAM
可变精度DSP模块
  • 可变精度DSP模块中兼容硬核IEEE 754的浮点单元，支持：
    • 单精度FP32（32位运算）
    • 半精度FP16（16位运算）和FP19（19位运算）浮点模式
    • 张量浮点FP19浮点模式
    • BFLOAT16浮点格式
  • 高性能AI张量块：
    • 实现FPGA架构每秒万亿次操作（TOPS）的高性能计算密度
    • AI工作负载最高达到57 INT8 TOPS
    • 针对AI的硬件可编程以及定制工作负载
    • 支持来自行业标准框架的“一键式”按钮流程，例如 TensorFlow* 到FPGA比特流
  • 每个DSP模块都支持INT16复数乘法模式
  • 支持精度范围从9×9到54×54的信号处理
  • 原生（Native）27×27、18×19和9×9乘法模式
  • 64-bit累加器和脉动200 GbE有限脉冲响应（FIRs）级联
  • 内部系数存储器bank
  • 预加法器/减法器提高了效率
  • 2个附加流水线寄存器提升了性能并且降低了功耗
内核时钟网络
  • 可编程时钟树综合—向后兼容全局、区域和外设时钟网络
  • 仅在需要时才合成时钟—最大限度地降低动态功耗
  • 800 MHz LVDS接口时钟—通过与LVDS、RSDS、mini-LVDS， 和 LVPECL标准兼容的1.3 V TDS标准支持 1,600 Mbps LVDS接口。
D系列 2,000 MHz外部存储器接口时钟，支持4000 Mbps DDR5接口
E系列 Device Group A 1,800 MHz外部存储器接口时钟，支持3600 Mbps DDR5接口
Device Group B 1,200 MHz外部存储器接口时钟，支持2400 Mbps DDR4接口
通用I/O 常规
  • 1.6 Gbps 1.3 V TDS标准兼容LVDS、RSDS、mini-LVDS和LVPECL标准
  • 1.05 V、1.1 V和1.2 V单端LVCMOS/LVTTL对接
  • 1.8 V、2.5 V和3.3 V单端LVCMOS/LVTTL I/O
  • 片上端接电阻（OCT）

D系列

 超过400个GPIO可用
E系列 超过500个GPIO可用

外部存储器接口

（硬核IP）

D系列
  • 2,000 MHz（4,000 Mbps）DDR5外部存储器接口
  • 2,133 MHz（4,267 Mbps） LPDDR5外部存储器接口
  • 1,600 MHz（3,200 Mbps） DDR4外部存储器接口
  • 2,133 MHz（4,267 Mbps） LPDDR4/4X外部存储器接口
E系列 Device Group A
  • 1800 MHz（3600 Mbps）DDR5外部存储器接口
  • 1,867 MHz（3,733 Mbps）LPDDR5外部存储器接口
  • 1,333 MHz（2,667 Mbps）DDR4外部存储器接口
  • 1,867 MHz（3,733 Mbps）LPDDR4外部存储器接口
Device Group B
  • 1,200 MHz（2,400 Mbps）DDR4外部存储器接口
  • 1,333 MHz（2,667 Mbps）LPDDR4外部存储器接口
  • 1,200 MHz（2,400 Mbps）LPDDR5外部存储器接口
MIPI* D系列 MIPI* D-PHY* v2.5最高达到3.5 Gbps 3 /lane
E系列 Device Group A MIPI* D-PHY* v2.5最高达到3.5 Gbps 3/lane
Device Group B MIPI* D-PHY* v2.5最高达到2.5 Gbps 4 /lane
锁相环（PLL） I/O PLL
  • 与通用I/O相邻的整数PLL
  • 精度频率综合
  • 时钟延迟补偿
  • 零延迟缓冲
  • 支持外部存储器和LVDS兼容接口

发送PLL

（TX PLL）
  • 精确小数分频综合
  • 基于LC tank的PLL超低抖动
  • 支持收发器接口
系统PLL
  • One System PLL每收发器bank
  • 整数模式
  • 精度频率综合
  • 支持收发器到架构（transceiver-to-fabric）接口
  • 如果收发器不使用System PLL，您可以将其重新用于内核
存储控制器支持 每个器件中有多个硬核IP例化
D系列
  • DDR4硬核存储控制器
  • LPDDR4/4X硬核存储控制器
  • DDR5硬核存储控制器
  • LPDDR5硬核存储控制器
E系列 Device Group A
  • DDR4硬核存储控制器
  • LPDDR4硬核存储控制器
  • DDR5硬核存储控制器
  • LPDDR5硬核存储控制器
Device Group B
  • DDR4硬核存储控制器
  • LPDDR4硬核存储控制器
  • LPDDR5硬核存储控制器
收发器 PCIe*

D系列

 PCIe* 速率最高达到 PCIe* 4.0，16 Gbps NRZ
E系列 Device Group A PCIe* 速率最高达到 PCIe* 4.0，16 Gbps NRZ
Device Group B PCIe* 速率最高达到 PCIe* 3.0，8 Gbps NRZ
网络
  • 插入损耗（Insertion loss）合规802.3bj和CEI 25G-LR标准
  • 针对低于1 Gbps数据速率的过采样能力
  • SFP+光学模块支持
  • 自适应线性和判决反馈均衡
  • 发送预加重和去加重
  • 单个收发器通道的动态重配置
  • 片上仪器（英特尔 Quartus Prime Eye Viewer带有非破坏性眼高和破坏性眼宽裕度）
D系列 连续操作范围，1 Gbps到28.1 Gbps NRZ
E系列 Device Group A 连续操作范围，1 Gbps到28.1 Gbps NRZ
Device Group B 连续操作范围，1 Gbps到17.16 Gbps NRZ
收发器硬核IP PCIe*
  • 每个器件中有多个硬核IP例化
  • TLP旁路特性
  • 单根I/O虚拟化（SR-IOV）
  • 精确时间管理
D系列
  • 最高 PCIe* 4.0 ×8 EP和RP
  • 端口分叉支持：4×8根端口或端点，或（4×4）+（4×4）根端口或端点
E系列 Device Group A
  • 最高达到 PCIe* 4.0 ×4 EP和RP
  • 6 × 4端点或根端口
Device Group B
  • 最高达到 PCIe* 3.0 ×4 EP和RP
  • 6 × 4端点或根端口
其它协议
  • CPRI和光纤通道
  • CR/KR (AN/LT)
  • 1588 PTP
  • MAC，PCS和FEC旁路选项
D系列 以太网IP配置：16× 10或25 GbE MAC、PCS和FEC
E系列 Device Group A 以太网IP配置：6 × 10或者25 GbE MAC、PCS和FEC
Device Group B 以太网IP配置：6 × 10 GbE MAC、PCS和FEC
配置
  • 专用SDM
  • 软件可编程器件配置
  • 串行闪存接口
  • 通过外部主机的并行闪存进行配置
  • 内核架构的细粒度部分重新配置——在设备运行时添加或删除系统逻辑
  • 收发器和PLL的动态重配置
  • 全套安全特性，包括AES-256、SHA-256/384和ECDSA-256/384加速器
  • PUF服务
  • 平台认证（Platform Attestation）
  • 防篡改特性
D系列 Configuration via protocol（CvP）通过 PCIe* 1.0、2.0、3.0或4.0
E系列 Device Group A CvP通过 PCIe* 1.0、2.0、3.0或者4.0
Device Group B CvP通过 PCIe* 1.0、2.0或3.0
功能安全
  • 功能安全数据包 (FSDP)
  • 经改进的FPGA诊断方法使得能够在高安全性（safety-critical）应用中使用 英特尔® Agilex™ 5 FPGA
软件和工具
  • 英特尔 Quartus Prime Pro Edition设计套件，包含新的编译器和Hyper-Aware设置流程
  • 每次英特尔 oneAPI发布中新的编译创新
  • 收发器工具包
  • Platform Designer IP集成工具
  • 用于英特尔 FPGA高级模块组的英特尔 DSP Builder
  • Arm* Development Studio for Intel® SoC FPGA (Arm* DS for Intel® SoC FPGA)
3 对于标准参考通道，高达3.5 Gbps，对于长参考通道，高达2.5 Gbps。
4 对于标准参考和长参考通道，高达2.5 Gbps。
二级标题