英特尔® Agilex™ 5 FPGA和SoC器件概述

下载 PDF
ID 762191
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块 5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器 6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP 7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络 8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O 9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL 10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统 12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持 14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计 15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM 17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置 18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性 19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理 21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具 22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 x
1.1. 英特尔® Agilex™ 5 FPGA和SoC中的主要功能和创新 1.2. 英特尔® Agilex™ 5 FPGA和SoC结构框图 1.3. 英特尔® Agilex™ 5 FPGA和SoC特性汇总 1.4. 英特尔® Agilex™ 5 SoC的附加功能
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 x
2.1. 英特尔® Agilex™ 5 FPGA和SoC D系列 2.2. 英特尔® Agilex™ 5 FPGA和SoC E系列 2.3. 英特尔® Agilex™ 5 FPGA和SoC封装选项
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 x
12.1. 英特尔® Agilex™ 5 FPGA收发器中的PMA特性 12.2. 英特尔® Agilex™ 5 FPGA收发器中的PCS特性 12.3. 英特尔® Agilex™ 5 FPGA和SoC中的收发器PLL
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史

8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O

英特尔® Agilex™ 5 FPGA和SoC配备两种类型的通用I/O——高速I/O (HSIO)和高压 I/O (HVIO)。HSIO和HVIO都启用对 英特尔® Agilex™ 5 FPGA和SoC中边缘应用的重要支持
表 14.  I/O标准支持和性能
I/O类型 每bank的I/O数量 I/O标准 规范 注释
HSIO 9616 LVCMOS 1.05 V、1.1 V和1.2 V单端 —
TDS
  • 1.3 V
  • 最高达到1.6 Gbps
适用于LVDS SERDES Intel® FPGA IP
MIPI* D-PHY*
  • 版本2.5
  • 最高达到3.5 Gbps 17 (高速和低功耗模式)

最多支持八个数据通道：

  • 1D+C
  • 2D+C
  • 4D+C
  • 8D+C
SGMII（TDS） 最高达到1.25 Gbps 如果需要，请添加AC耦合
HVIO 20 LVCMOS/LVTTL
  • 1.8 V单端
  • 0.250 Gbps (125 MHz DDR)
1.8 V上的RGMII支持
  • 2.5 V/3.3 V单端
  • 0.200 Gbps (100 MHz DDR)
16 每个HSIO bank中有两个子bank。每个子bank都由其VCCIO 供电。
17 对于标准参考通道，高达3.5 Gbps，对于长参考通道，高达2.5 Gbps。
二级标题