英特尔® Agilex™ 5 FPGA和SoC器件概述

下载 PDF
ID 762191
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块 5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器 6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP 7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络 8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O 9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL 10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统 12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持 14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计 15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM 17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置 18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性 19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理 21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具 22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
1. 英特尔® Agilex™ 5 FPGA和SoC的概述 x
1.1. 英特尔® Agilex™ 5 FPGA和SoC中的主要功能和创新 1.2. 英特尔® Agilex™ 5 FPGA和SoC结构框图 1.3. 英特尔® Agilex™ 5 FPGA和SoC特性汇总 1.4. 英特尔® Agilex™ 5 SoC的附加功能
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划 x
2.1. 英特尔® Agilex™ 5 FPGA和SoC D系列 2.2. 英特尔® Agilex™ 5 FPGA和SoC E系列 2.3. 英特尔® Agilex™ 5 FPGA和SoC封装选项
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器 x
12.1. 英特尔® Agilex™ 5 FPGA收发器中的PMA特性 12.2. 英特尔® Agilex™ 5 FPGA收发器中的PCS特性 12.3. 英特尔® Agilex™ 5 FPGA和SoC中的收发器PLL
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史

1.4. 英特尔® Agilex™ 5 SoC的附加功能

除了 英特尔® Agilex™ 5FPGA和SoC的常规功能特性， 英特尔® Agilex™ 5 SoC还提供额外功能。
表 3.  特定于 英特尔® Agilex™ 5 SoC的功能
SoC 子系统 功能特性 描述
HPS 多处理器单元内核
  • 多核 Arm* 处理器，包括 Arm* Cortex* -A76 MPCore* 双核和 Arm* Cortex* -A55 MPCore* 双核处理器，以及 Arm* CoreSight* 调试和跟踪技术
  • 标量浮点单元支持单精度和双精度
  • 处理器都使用 Arm* Neon* 技术介质处理引擎
系统控制器
  • 系统存储器管理单元(SMMU)
  • 高速缓存一致性单元(CCU)
高速缓存(Cache)
  • Arm* Cortex* -A76：
    • Level 1缓存/内核：
      • 64 kilobytes (KB) L1指令缓存有奇偶校验
      • 64 KB L1数据缓存有ECC
    • 共享L2缓存：256 KB L2缓存有ECC
  • Arm* Cortex* -A55：
    • Level 1缓存/内核：
      • 32 KBL1指令缓存有奇偶校验
      • 32 KBL1数据缓存有ECC
    • 共享level 2缓存：128 KBL2缓存有ECC
  • 共享level 3缓存：2兆字节（MB）L3缓存
片上存储器 512 KB片上RAM
直接存储器访问（DMA） 八通道DMA控制器
以太网XGMAC（TSN）
  • 三个具有集成DMA和时间敏感网络（TSN）支持的10 Mbps/100 Mbps/1 Gbps/2.5 Gbps以太网XGMAC
  • 1 Gbps和2.5 Gbps（2.5 Gbps需要软路径到收发器）
USB
  • 一个包含DMA的USB 2.0 On-the-Go (OTG)
  • 一个USB 3.1 Gen 1
UART 两个UART 16550兼容控制器
串行外设接口（SPI）控制器 四个SPI（两个主接口，两个从接口）
I2C 五个I2C控制器
I3C 两个I3C控制器
SD/SDIO/MMC控制器
  • 高达5.1版本的SD/eMMC器件
  • 高达6.1版本的SD器件
  • 高达4.1版本的SDIO器件
NAND闪存控制器
  • 一个ONFI 1.x、2.x、3.x和4.x
  • 8位和16位支持
  • 兼容Toggle 1.x和2.x规范
GPIO 最多48个软件可编程GPIO
计时器
  • 四个通用计时器
  • 五个看门狗定时器
SDM
  • 安全引导
  • AES加密
  • 安全哈希算法（SHA）和椭圆曲线数字签名算法（ECDSA）身份验证
外部存储器接口

硬核存储控制器:

  • D系列—DDR4、DDR5、LPDDR4和LPDDR5
  • E系列：
    • Device Group A—DDR4、DDR5、LPDDR4和LPDDR5
    • Device Group B—DDR4、LPDDR4和LPDDR5
二级标题