AN 728：Arria 10器件的I/O PLL重配置和动态相移

下载 PDF
ID 683845
日期 5/05/2016
Public
文档目录
文档目录 x
1. Arria® 10器件的I/O PLL重配置与动态相移
1. Arria® 10器件的I/O PLL重配置与动态相移 x
1.1. 实现Altera PLL Reconfig IP内核中的I/O PLL重配置 1.2. 实现Altera IOPLL IP内核中I/O PLL动态相移 1.3. 设计考量 1.4. 使用设计实例 1.5. 文档修订历史
1.1. 实现Altera PLL Reconfig IP内核中的I/O PLL重配置 x
1.1.1. Altera PLL Reconfig IP内核中的 Avalon® -MM接口端 1.1.2. 连接Altera IOPLL和Altera PLL Reconfig IP内核 1.1.3. Altera IOPLL和Altera PLL Reconfig IP内核间连接性 1.1.4. I/O PLL重配置写操作 1.1.5. I/O PLL重配置读操作 1.1.6. 地址总线和数据总线设置 1.1.7. .mif流重配置
1.1.4. I/O PLL重配置写操作 x
1.1.4.1. .mif流重配置的写操作
1.1.6. 地址总线和数据总线设置 x
1.1.6.1. 计数器设置重配置的地址总线和数据总线设置 1.1.6.2. 动态相移的地址总线和数据总线设置 1.1.6.3. 关于带宽设置重配置的地址总线和数据总线设置 1.1.6.4. 环路滤波器和电荷泵设置中的数据总线设置 1.1.6.5. 关于.mif流重配置的地址总线和数据总线设置
1.1.7. .mif流重配置 x
1.1.7.1. .mif文件格式 1.1.7.2. .mif流重配置操作码
1.2. 实现Altera IOPLL IP内核中I/O PLL动态相移 x
1.2.1. Altera IOPLL IP内核中的动态相移端口 1.2.2. I/O PLL动态相移操作
1.4. 使用设计实例 x
1.4.1. 设计实例1：I/O PLL重配置 1.4.2. 设计实例2：.mif流重配置 1.4.3. 设计实例3：I/O PLL动态相移
1. Arria® 10器件的I/O PLL重配置与动态相移

1.2.1. Altera IOPLL IP内核中的动态相移端口

图 3. Altera IOPLL IP内核中的动态相移端口
表 8.  Altera IOPLL IP内核中的动态相移端口
端口 方向 说明
scanclk 输入 驱动Altera IOPLL IP内核动态相移操作的动态相移时钟。该端口必须与有效时钟源。最大输入时钟频率为100 MHz。
phase_en 输入 高电平有效信号。置位以开始动态相移操作。
updn 输入 确定动态相移的方向。updn = 0时，相移为负方向（下降）。updn = 1时，相移为正方向（上升）。
cntsel[4..0] 输入
确定执行动态相移操作要选择的计数器。
计数器名称 cntsel[4..0]（二进制）
C0 5’b00000
C1 5’b00001
C2 5’b00010
C3 5’b00011
C4 5’b00100
C5 5’b00101
C6 5’b00110
C7 5’b00111
C8 5’b01000
所有C计数器 5’b01111
num_phase_shift[2..0] 输入 确定每个动态相移操作中的相移数。每操作中最多达7个相移。每个相移步骤等于1/8个 I/O PLL VCO周期。
phase_done 输出 动态相移操作完成后，Altera IOPLL IP内核驱动此端口高电平一个scanclk周期。
二级标题