AN 728：Arria 10器件的I/O PLL重配置和动态相移

下载 PDF
ID 683845
日期 5/05/2016
Public
文档目录
文档目录 x
1. Arria® 10器件的I/O PLL重配置与动态相移
1. Arria® 10器件的I/O PLL重配置与动态相移 x
1.1. 实现Altera PLL Reconfig IP内核中的I/O PLL重配置 1.2. 实现Altera IOPLL IP内核中I/O PLL动态相移 1.3. 设计考量 1.4. 使用设计实例 1.5. 文档修订历史
1.1. 实现Altera PLL Reconfig IP内核中的I/O PLL重配置 x
1.1.1. Altera PLL Reconfig IP内核中的 Avalon® -MM接口端 1.1.2. 连接Altera IOPLL和Altera PLL Reconfig IP内核 1.1.3. Altera IOPLL和Altera PLL Reconfig IP内核间连接性 1.1.4. I/O PLL重配置写操作 1.1.5. I/O PLL重配置读操作 1.1.6. 地址总线和数据总线设置 1.1.7. .mif流重配置
1.1.4. I/O PLL重配置写操作 x
1.1.4.1. .mif流重配置的写操作
1.1.6. 地址总线和数据总线设置 x
1.1.6.1. 计数器设置重配置的地址总线和数据总线设置 1.1.6.2. 动态相移的地址总线和数据总线设置 1.1.6.3. 关于带宽设置重配置的地址总线和数据总线设置 1.1.6.4. 环路滤波器和电荷泵设置中的数据总线设置 1.1.6.5. 关于.mif流重配置的地址总线和数据总线设置
1.1.7. .mif流重配置 x
1.1.7.1. .mif文件格式 1.1.7.2. .mif流重配置操作码
1.2. 实现Altera IOPLL IP内核中I/O PLL动态相移 x
1.2.1. Altera IOPLL IP内核中的动态相移端口 1.2.2. I/O PLL动态相移操作
1.4. 使用设计实例 x
1.4.1. 设计实例1：I/O PLL重配置 1.4.2. 设计实例2：.mif流重配置 1.4.3. 设计实例3：I/O PLL动态相移
1. Arria® 10器件的I/O PLL重配置与动态相移

1.4.3. 设计实例3：I/O PLL动态相移

此设计实例使用的器件和管脚约束与设计实例1和2相同。本设计实例演示Altera IOPLL IP内核中的I/O PLL动态相移实现。

中等带宽中，I/O PLL在计数器C0输出和计数器C1输出上合成相应的200 MHz 0 ps相移输出时钟。输入参考时钟为50 MHz。

Altera IOPLL IP内核的动态相移端口连接到状态机以执行I/O PLL动态相移操作。reset_SM输入中的低脉冲通过Altera In-System源& Probe IP内核触发I/O PLL动态相移操作。I/O PLL动态相移操作完成后，计数器C1被相移208 ps得到一个正相移步进。

执行以下步骤进行设计实例测试：

  1. 下载并恢复an728-iopll-dynamic_phase_shift.qar文件。
  2. 若有必要，则更改设计实例中的器件和管脚约束（refclk，c0_out，c1_out，以及locked管脚）以匹配您的硬件。
  3. 重新编译设计实例。并确保重新编译后的设计实例中不存在任何时序违规。
  4. 打开AN.spf并通过test.sof编程器件。
  5. 置位reset_SM信号中高脉冲以启动I/O PLL动态相移操作。
图 6. I/O PLL动态相移设计实例的波形实例
相关信息
二级标题