AN 500: 采用 Altera MAX 系列实现 NAND 闪存接口

ID 683829
日期 9/22/2014
Public

1.1. 采用 Altera 器件实现的 NAND 闪存接口

系统发出的命令以经过编码的形式送达 NAND 闪存接口的输入位置。 所执行的每项操作各以不同格式编码,并通过 3 位宽控制总线发出。

启用或禁用操作(对于 ALECLESEWE)借助于启用/禁用信号输入单独完成。 这些命令由 NAND 闪存接口模块(受支持 Altera 器件的模块)正确解码,并转换成输出启用或禁用信号,从而确保 NAND 闪存按所需的方式运行。

NAND 闪存执行的实际操作由通过 I/O 总线写入到其命令寄存器的命令加以控制。所读取或写入的数据的地址以及数据本身也通过同一总线发出。

图 1. NAND 闪存器件的接口信号下图显示了主机接口信号以及 NAND 闪存器件接口信号。 后跟 # 的信号在处于低电平时会被置位。