英特尔Agilex® 7电源管理用户指南

下载 PDF
ID 683373
日期 12/04/2023
Public
文档目录
文档目录 x
1. 英特尔Agilex 7电源管理概述 2. 英特尔Agilex 7功耗基础 3. 英特尔Agilex 7电源和I/O状态序列 4. 英特尔Agilex 7传感器监控系统 5. 英特尔Agilex 7电源优化技术和特性 6. Intel Agilex® 7 Power Management User Guide的文档修订历史
1. 英特尔Agilex 7电源管理概述 x
1.1. 电源系统设计阶段 1.2. 电源
1.1. 电源系统设计阶段 x
1.1.1. 选择一个电源树 1.1.2. 功耗评估 1.1.3. 功耗优化 1.1.4. 电源生成
2. 英特尔Agilex 7功耗基础 x
2.1. 功耗 2.2. 功耗评估基础 2.3. Intel® FPGA Power and Thermal Calculator 2.4. Power Analyzer
3. 英特尔Agilex 7电源和I/O状态序列 x
3.1. 概述 3.2. 上电顺序要求 3.3. 包含E-Tile的英特尔Agilex 7器件的断电顺序要求 3.4. 浮动电压 3.5. 上电复位(power-on reset)
3.2. 上电顺序要求 x
3.2.1. 电源排序期间GPIO，HPS和SDM Bank中的I/O管脚的指南
3.5. 上电复位(power-on reset) x
3.5.1. 由POR电路监控的电源
4. 英特尔Agilex 7传感器监控系统 x
4.1. 电压监测系统 4.2. 温度监测系统 4.3. 传感器设计考量 4.4. 温度读取设计示例
4.1. 电压监测系统 x
4.1.1. 电压传感器传输功能
4.2. 温度监测系统 x
4.2.1. 本地温度传感器 4.2.2. 远程温度感应二极管 4.2.3. 温度传感器位置 4.2.4. 检索本地温度传感器读数 4.2.5. 温度传感器错误代码
4.2.3. 温度传感器位置 x
4.2.3.1. 获取收发器Bank的大致位置
4.3. 传感器设计考量 x
4.3.1. 电压监控设计指南 4.3.2. 温度监控设计指南 4.3.3. 收发器Tile本地温度传感器设计指南 4.3.4. 指南：校准与英特尔Agilex 7 Remote TSD连接的温度传感芯片 4.3.5. 指南：读取R-Tile本地温度传感器
4.4. 温度读取设计示例 x
4.4.1. 目录结构 4.4.2. 硬件和软件要求 4.4.3. 温度读取设计示例描述 4.4.4. 使用温度读取设计示例 4.4.5. 验证设计示例与Mailbox Client with Avalon® Streaming Interface IP之间的交互
4.4.4. 使用温度读取设计示例 x
4.4.4.1. 打开温度读取设计示例 4.4.4.2. 编译温度读取设计示例和生成软件目标文件 4.4.4.3. 编程和启动温度读取设计示例 4.4.4.4. 发送命令到温度读取设计示例
4.4.4.4. 发送命令到温度读取设计示例 x
4.4.4.4.1. 温度读取设计示例的默认命令
5. 英特尔Agilex 7电源优化技术和特性 x
5.1. SmartVID标准电源器件 5.2. DSP和M20K电源门控 5.3. 时钟门控(Clock Gating) 5.4. 电源感应线(Power Sense Line) 5.5. Intel Quartus Prime软件中的功耗优化技术
5.1. SmartVID标准电源器件 x
5.1.1. 英特尔Agilex 7器件中SmartVID功能实现 5.1.2. SDM Power Manager 5.1.3. 温度补偿 5.1.4. 英特尔Agilex 7电源管理和VID实现指南
5.1.2. SDM Power Manager x
5.1.2.1. PMBus Master模式 5.1.2.2. PMBus Slave模式 5.1.2.3. 故障安全机制 5.1.2.4. 故障管理和错误报告
5.1.4. 英特尔Agilex 7电源管理和VID实现指南 x
5.1.4.1. 指定电源管理(Power Management)和VID参数和选项
5.1.4.1. 指定电源管理(Power Management)和VID参数和选项 x
5.1.4.1.1. 配置管脚参数 5.1.4.1.2. 电源管理和VID参数 5.1.4.1.3. 电源管理和VID接口QSF约束指南
1. 英特尔Agilex 7电源管理概述
2. 英特尔Agilex 7功耗基础
3. 英特尔Agilex 7电源和I/O状态序列
4. 英特尔Agilex 7传感器监控系统
5. 英特尔Agilex 7电源优化技术和特性
6. Intel Agilex® 7 Power Management User Guide的文档修订历史

3.2. 上电顺序要求

英特尔Agilex 7器件中的电源轨分成三组。

下图显示了英特尔Agilex 7 F系列和I系列器件的电压组和它们所要求的上电顺序。

图 2.  英特尔Agilex 7 F系列和I系列器件的上电顺序

下图显示了英特尔Agilex 7 M系列器件的电压组和它们所要求的上电顺序。

图 3.  英特尔Agilex 7 M系列器件的上电顺序
注： VCCBAT不在以下的任何组中。VCCBAT没有顺序要求。VCCBAT持有安全密钥的内容。

关于VCCBAT连接指南和电源共享指南的更多信息，请参考 英特尔Agilex 7器件系列管脚连接指南：F系列和I系列 。

表 3.   英特尔Agilex 7 F系列和I系列器件的电压轨组
电源组 FPGA内核和硬核处理器系统(HPS) 其他电压轨
E-Tile P-Tile F-Tile R-Tile
Group 1

VCC

VCCP

VCCH

VCCL_SDM

VCCH_SDM

VCCPLLDIG_SDM

VCCL_HPS

VCCPLLDIG_HPS

VCCRT_GXE

VCC_HSSI_GXE 1

VCCRTPLL_GXE

VCC_HSSI_GXP

VCCRT_GXP

VCCFUSE_GXP

VCC_HSSI_GXF

VCCERT_FGT_GXF

VCCERT1_FHT_GXF

VCCERT2_FHT_GXF

VCC_HSSI_GXR

VCCE_PLL_GXR

VCCE_DTS_GXR

VCCRT_GXR

Group 2

VCCPT

VCCPLL_SDM

VCCADC

VCCPLL_HPS

VCCH_GXE 1

VCCCLK_GXE 1

VCCH_GXP

VCCCLK_GXP

VCCFUSECORE_GXF

VCCFUSEWR_GXF

VCCCLK_GXF

VCCH_FGT_GXF

VCCEHT_FHT_GXF

VCCED_GXR

VCCCLK_GXR

VCCH_FUSE_GXR

VCCH_GXR

Group 3

VCCA_PLL 2

VCCRCORE 2

VCCIO_PIO_SDM

VCCIO_PIO

VCCFUSEWR_SDM

VCCIO_SDM

VCCIO_HPS

— — — —

Group 1中的所有电源轨必须斜升至各自标称电压的90%的最小值(以任何顺序)之后，Group 2中的电源轨才能开始斜升。Group 1中的最后一个电源轨斜升至其标称电压的90%的最小阈值之后， Group 2中的电源轨可以以任何顺序斜升。Group 2中的所有电源轨必须斜升至其标称值的90%的最小阈值之后，Group 3中的电源轨才能开始斜升。Group 2中的最后一个电源轨斜升至其满值的90%的最小阈值之后，Group 3中的电源轨才能开始以任何顺序斜升。关于详细信息，请参考 英特尔Agilex 7器件系列管脚连接指南：F系列和I系列 。

对于英特尔Agilex 7器件，没有断电顺序要求， 但除了带E-Tile的英特尔Agilex 7器件。

对于没有E-Tile的英特尔Agilex 7器件，Intel建议您对器件断电时要颠倒上电顺序，以确保每个电压电源上的最低电流消耗。

表 4.   英特尔Agilex 7 M系列器件的电压轨组
Group 1 Group 2 Group 3a Group 3b
  • VCC
  • VCCP
  • VCCL_SDM
  • VCCH_SDM
  • VCCH
  • VCCPLLDIG_SDM
  • VCCL_HPS
  • VCCPLLDIG_HPS
  • VCCLPLL_NOC
  • VCCPLLDIG_NOC

F-Tile:

  • VCCEHT_FHT_GXF
  • VCCFUSEWR_SDM
  • VCCIO_SDM
  • VCCIO_HPS
  • VCCPT
  • VCCPLL_NOC
  • VCCIO_NOC
  • VCCPLL_SDM
  • VCCADC
  • VCCPLL_HPS
  • VCCIO_PIO
  • VCCN_PIO_SDM
  • VCCRCORE
  • VCCIO_UIB

F-Tile:

  • VCC_HSSI_GXF
  • VCCFUSECORE_GXF
  • VCCERT_FGT_GXF
  • VCCERT1_FHT_GXF
  • VCCERT2_FHT_GXF
  • VCCFUSEWR_GXF

F-Tile:

  • VCCCLK_GXF
  • VCCH_FGT_GXF

R-Tile:

  • VCC_HSSI_GXR
  • VCCE_PLL_GXR
  • VCCE_DTS_GXR
  • VCCRT_GXR
  • VCCED_GXR
  • VCCCLK_GXR
  • VCCH_FUSE_GXR

R-Tile:

  • VCCH_GXR

HBM2E:

  • VCCM_PUMP_HBM

Group 1中的所有电源轨必须斜升至各自标称电压的90%的最小值(以任何顺序)之后，Group 2中的电源轨才能开始斜升。Group 1中的最后一个电源轨斜升至其标称电压的90%的最小阈值之后， Group 2中的电源轨可以以任何顺序斜升。Group 2中的所有电源轨必须斜升至其标称值的90%的最小阈值之后，Group 3a中的电源轨才能开始斜升。Group 3a中的所有电源轨必须斜升至其标称值的90%的最小阈值之后，Group 3b中的电源轨才能开始斜升。Group 3a中的最后一个电源轨斜升至其满值的90%的最小阈值之后，Group 3b中的电源轨才能开始以任何顺序斜升。关于详细信息，请参考管脚连接指南。

所有电源轨必须单调斜升和斜降。上电顺序必须满足POR延迟时间。关于英特尔Agilex 7器件的POR规范，请参考 英特尔Agilex 7 FPGA和SoC器件数据表：F系列和I系列 中的POR规范部分。

对于通过协议配置(configuration via protocol，CvP)，从第一个电源斜升到最后一个电源斜升的总tRAMP必须小于10 ms。关于tRAMP规范，请参考 英特尔Agilex 7 FPGA和SoC器件数据表：F系列和I系列 中的建议的操作条件部分。


本章节内容
电源排序期间GPIO，HPS和SDM Bank中的I/O管脚的指南

相关信息
1 对于E-Tile的英特尔Agilex 7器件，这些电压轨必须遵循断电顺序。关于详细信息，请参考带E-Tile的英特尔Agilex 7器件的断电顺序图。
2 对于英特尔Agilex 7产品器件和ES (2486A封装除外)器件，VCCA_PLL和VCCRCORE是power Group 3的一部分。对于英特尔Agilex 7 ES (2486A封装)器件，VCCA_PLL和VCCRCORE是power Group 2的一部分。
二级标题