英特尔Agilex® 7电源管理用户指南

下载 PDF
ID 683373
日期 12/04/2023
Public
文档目录
文档目录 x
1. 英特尔Agilex 7电源管理概述 2. 英特尔Agilex 7功耗基础 3. 英特尔Agilex 7电源和I/O状态序列 4. 英特尔Agilex 7传感器监控系统 5. 英特尔Agilex 7电源优化技术和特性 6. Intel Agilex® 7 Power Management User Guide的文档修订历史
1. 英特尔Agilex 7电源管理概述 x
1.1. 电源系统设计阶段 1.2. 电源
1.1. 电源系统设计阶段 x
1.1.1. 选择一个电源树 1.1.2. 功耗评估 1.1.3. 功耗优化 1.1.4. 电源生成
2. 英特尔Agilex 7功耗基础 x
2.1. 功耗 2.2. 功耗评估基础 2.3. Intel® FPGA Power and Thermal Calculator 2.4. Power Analyzer
3. 英特尔Agilex 7电源和I/O状态序列 x
3.1. 概述 3.2. 上电顺序要求 3.3. 包含E-Tile的英特尔Agilex 7器件的断电顺序要求 3.4. 浮动电压 3.5. 上电复位(power-on reset)
3.2. 上电顺序要求 x
3.2.1. 电源排序期间GPIO，HPS和SDM Bank中的I/O管脚的指南
3.5. 上电复位(power-on reset) x
3.5.1. 由POR电路监控的电源
4. 英特尔Agilex 7传感器监控系统 x
4.1. 电压监测系统 4.2. 温度监测系统 4.3. 传感器设计考量 4.4. 温度读取设计示例
4.1. 电压监测系统 x
4.1.1. 电压传感器传输功能
4.2. 温度监测系统 x
4.2.1. 本地温度传感器 4.2.2. 远程温度感应二极管 4.2.3. 温度传感器位置 4.2.4. 检索本地温度传感器读数 4.2.5. 温度传感器错误代码
4.2.3. 温度传感器位置 x
4.2.3.1. 获取收发器Bank的大致位置
4.3. 传感器设计考量 x
4.3.1. 电压监控设计指南 4.3.2. 温度监控设计指南 4.3.3. 收发器Tile本地温度传感器设计指南 4.3.4. 指南：校准与英特尔Agilex 7 Remote TSD连接的温度传感芯片 4.3.5. 指南：读取R-Tile本地温度传感器
4.4. 温度读取设计示例 x
4.4.1. 目录结构 4.4.2. 硬件和软件要求 4.4.3. 温度读取设计示例描述 4.4.4. 使用温度读取设计示例 4.4.5. 验证设计示例与Mailbox Client with Avalon® Streaming Interface IP之间的交互
4.4.4. 使用温度读取设计示例 x
4.4.4.1. 打开温度读取设计示例 4.4.4.2. 编译温度读取设计示例和生成软件目标文件 4.4.4.3. 编程和启动温度读取设计示例 4.4.4.4. 发送命令到温度读取设计示例
4.4.4.4. 发送命令到温度读取设计示例 x
4.4.4.4.1. 温度读取设计示例的默认命令
5. 英特尔Agilex 7电源优化技术和特性 x
5.1. SmartVID标准电源器件 5.2. DSP和M20K电源门控 5.3. 时钟门控(Clock Gating) 5.4. 电源感应线(Power Sense Line) 5.5. Intel Quartus Prime软件中的功耗优化技术
5.1. SmartVID标准电源器件 x
5.1.1. 英特尔Agilex 7器件中SmartVID功能实现 5.1.2. SDM Power Manager 5.1.3. 温度补偿 5.1.4. 英特尔Agilex 7电源管理和VID实现指南
5.1.2. SDM Power Manager x
5.1.2.1. PMBus Master模式 5.1.2.2. PMBus Slave模式 5.1.2.3. 故障安全机制 5.1.2.4. 故障管理和错误报告
5.1.4. 英特尔Agilex 7电源管理和VID实现指南 x
5.1.4.1. 指定电源管理(Power Management)和VID参数和选项
5.1.4.1. 指定电源管理(Power Management)和VID参数和选项 x
5.1.4.1.1. 配置管脚参数 5.1.4.1.2. 电源管理和VID参数 5.1.4.1.3. 电源管理和VID接口QSF约束指南
1. 英特尔Agilex 7电源管理概述
2. 英特尔Agilex 7功耗基础
3. 英特尔Agilex 7电源和I/O状态序列
4. 英特尔Agilex 7传感器监控系统
5. 英特尔Agilex 7电源优化技术和特性
6. Intel Agilex® 7 Power Management User Guide的文档修订历史

5.3. 时钟门控(Clock Gating)

时钟门控可用于降低动态功耗。当一个应用程序处于空闲状态时，其时钟可被暂时门控，并基于唤醒事件解除门控。这是通使用用户逻辑使能或禁用可编程时钟布线来完成的。

您可以通过门控英特尔Agilex 7器件设计中任何未使用电路的时钟信号来执行动态功耗降低。

您可以使用以下其中一个方法对时钟网络进行门控：

根时钟门控(Root Clock Gate)

您可以使用Clock Control Intel FPGA IP Core在根级别动态门控每个时钟网络。

区块时钟门控(Sector Clock Gate)

您可以使用Clock Control Intel FPGA IP Core在时钟区块级别动态门控每个时钟网络。

I/O PLL时钟门控

您可以使用IOPLL Reconfiguration动态门控英特尔Agilex 7 I/O PLL的每个输出计数器。

使能或禁用门控电路时，时钟门控很大一部分FPGA设计可能会导致短时间内显著的电流变化。应确保由该时钟门控引起的最大电流阶跃的不会产生超出AC噪声规范所允许的最大限度的噪声，而该电流阶跃大小由您PCB上PDN去耦合设计所决定。可通过将一个较大门控区域分成几个较小子区域来控制电流阶跃，然后将这些区域分阶段循序进入或退出电源门控。

关于详细信息，请参考 Intel Agilex® 7 Clocking and PLL User Guide: F-Series and I-Series 中的时钟门控部分。

相关信息
二级标题