Arria® 10 FPGA 开发人员中心

FPGA 开发人员中心按照行业标准的阶段进行组织，为您提供完成英特尔® FPGA 设计所需的各种资源。每个设计步骤均在可展开的子节中详细描述，其中包含的链接可支持您从各种第 10 代设备系列中进行选择，并在设备间迁移。

Agilex™ 7 设计中心 Stratix® 10 开发人员中心 Arria® 10 开发人员中心 Cyclone® 10 开发人员中心 MAX® 10 开发人员中心

1.设备信息

文档

用户指南/设备概述/设备数据表/应用说明

英特尔® Arria® 10 核心架构和通用 I/O 手册

英特尔® Arria® 10 设备数据表

英特尔® Arria® 10 设备概述

英特尔® Arria® 10 GX/GT 设备勘误表和设计建议

英特尔 Arria 10 收发器 PHY 用户指南

英特尔® Cyclone® GX、英特尔 Arria 10 和英特尔® Stratix® 10 设备的电源排序注意事项

英特尔 FPGA I/O 锁相环（英特尔 FPGA IOPLL）IP 内核用户指南

英特尔 FPGA 芯片 ID IP 内核用户指南

英特尔 Arria 10 外部内存接口 IP 用户指南

英特尔 Arria 10 外部内存接口 IP 设计示例用户指南

《英特尔 Arria 10 外部内存接口 IP 内核发布说明》

设备指定的供电网络 (PDN) 工具 2.0 用户指南

英特尔 FPGA 电压传感器 IP 内核用户指南

英特尔 Arria 10 FPGA 的早期功耗估算器用户指南

英特尔 FPGA 温度传感器 IP 内核用户指南

《英特尔 Arria 10 GX、GT 和 SX 设备产品家族引脚连接指南》

英特尔 FPGA 并行闪存加载器 IP 核用户指南

英特尔 FPGA ASMI 并行 II IP 内核用户指南

英特尔 FPGA ASMI 并行 IP 内核用户指南

英特尔 FPGA 远程更新 IP 内核用户指南
PHYLite 设计实现指南

AN556：使用英特尔 FPGA 中的设计安全特性

AN 496：使用内部振荡器 IP 内核

AN 522：在受支持的英特尔 FPGA 设备家族中实现 Bus LVDS 接口
AN 756：英特尔 FPGA GPIO 到英特尔 FPGA

AN 711：英特尔 Arria 10 设备中的降低功耗功能

AN 728：英特尔 Arria 10 设备的 I/O PLL 重配置和动态相移

AN 737：英特尔 Arria 10 设备中的 SEU 检测和恢复

AN 738：《英特尔 Arria 10 设备设计指南》

AN 742：PMBus SmartVID 控制器参考设计

AN 370：将英特尔 FPGA 串行闪存加载器与英特尔® Quartus® Prime 软件结合使用
查看全部 显示较少

设计示例

英特尔 Arria 10 内部温度传感器参考设计

英特尔 Arria 10 IOPLL 多个配置文件重新配置
查看全部 显示较少
培训和视频
降低英特尔 Arria 10 设备中的单事件干扰
英特尔 FPGA 设备中的 SEU 减小：分层标记
面向英特尔 Arria 10 设备的部分再配置设计指南和主机要求
面向英特尔 Arria 10 设备的部分再配置简介与项目分配
面向英特尔 Arria 10 设备的部分再配置输出文件与存档
面向英特尔 Arria 10 设备的部分再配置 PR IP 核心与项目流程
英特尔 Arria 10 FPGA 收发器的高级信号调理
使用英特尔 Arria 10 高速收发器构建接口
第十代收发器时钟
20 纳米和 28 纳米设备的收发器基础知识
英特尔 Arria 10 设备视频
查看全部 显示较少

开发套件

英特尔® Arria 10 GX FPGA 开发套件

英特尔® Arria® 10 GX 收发器信号完整性开发套件

英特尔® Arria 10 SoC 开发套件

搭载英特尔 Arria 10 GX FPGA 的英特尔® Programmable Acceleration Card（英特尔® PAC）
查看全部 显示较少

英特尔 FPGA Wiki

英特尔 Arria 10 LVDS 基本设计示例

英特尔 Arria 10 电压传感器
查看全部 显示较少

2.接口协议

文档

用户指南
外部内存接口

英特尔 Arria 10 外部内存接口 IP 用户指南

英特尔 Arria 10 外部内存接口 IP 设计示例用户指南

英特尔 FPGA PHYLite 用于并行接口 IP 内核用户指南
查看全部 显示较少

用户指南/应用说明
以太网

英特尔 FPGA 三速以太网 IP 内核用户指南

英特尔 FPGA 低延迟以太网 10G MAC 用户指南

英特尔 Arria 10 25 Gbps 以太网 IP 内核用户指南

50 Gbps 以太网 IP 内核用户指南

低延迟 100-Gbps 以太网 IP 核用户指南

低延迟 40 Gbps 以太网 IP 内核用户指南

英特尔 Arria 10 收发器 PHY 用户指南

AN 585：使用三速以太网测试台进行仿真调试

AN 647：单端口三速以太网和板上 PHY 芯片参考设计

AN 735：英特尔 FPGA 低延迟以太网 10G MAC IP 内核迁移指南

AN 808：10G 以太网子系统从英特尔 Arria 10 到英特尔 Stratix 10 的迁移指南

AN 795：英特尔 Arria 10 设备中使用低延迟 10G MAC IP 内核的 10G 以太网子系统实施指南

AN 699：使用英特尔 FPGA 以太网设计工具套件

AN 701：使用英特尔 Arria 10 1G/10G PHY 的可扩展低延迟以太网 10G MAC

AN 794：英特尔 Arria 10 低延迟以太网 10G MAC 和 XAUI PHY 参考设计

AN 744：英特尔 Arria 10 设备的可扩展三速以太网参考设计
查看全部 显示较少

用户指南
PCI Express*

PCI Express* IP 内核的英特尔 Arria 10 硬核 IP

英特尔 Arria 10 和英特尔 Cyclone 10 Avalon® -ST 接口 PCIe* 用户指南

英特尔 Arria 10 或英特尔 Cyclone 10 Avalon -MM DMA 接口 PCIe 解决方案用户指南

英特尔 Arria 10 和英特尔 Cyclone 10 Avalon-MM 接口 PCIe 用户指南

采用 SR-IOV PCIe 解决方案的英特尔 Arria 10 Avalon-ST 接口用户指南

通过 PCI Express 进行英特尔 Arria 10 CvP 初始化和部分重配置用户指南
查看全部 显示较少

应用说明/参考设计用户指南

PCI Express：Avalon-MM 和 Avalon-MM DMA 接口从英特尔 Arria 10 迁移到英特尔 Stratix 10

使用外部内存的 PCI Express DMA 参考设计

PCI Express高性能参考设计
查看全部 显示较少

用户指南/应用说明
其他串行 IP

JESD204B IP 内核用户指南

RapidIO® II IP 内核用户指南

AN 753：英特尔 FPGA JESD204B IP 内核和 ADI AD6676 硬件检查报告

AN 749：英特尔 FPGA JESD204B IP 内核和 ADI AD9144 硬件检查报告

AN 809：英特尔 Stratix 10、英特尔 Arria 10 和英特尔 Stratix V 之间的 SerialLite IP 内核特性和接口差异

英特尔 Stratix 10、英特尔 Arria 10 和英特尔 Stratix V 设备之间的 Interlaken IP 内核特性和接口差异
查看全部 显示较少

用户指南
数字信号处理(DSP)

LDPC IP 核用户指南

英特尔 FPGA_CORDIC IP 内核用户指南

BCH IP 内核用户指南

FFT IP 内核用户指南

FIR II IP 内核用户指南

Viterbi IP 核用户指南

Turbo IP 核用户指南

浮点 IP 内核用户指南

高速 Reed-Solomon IP 内核用户指南

Reed-Solomon II IP 核用户指南

NCO IP 核用户指南

随机数生成器 IP 内核用户指南
查看全部 显示较少

用户指南
嵌入式

嵌入式外设 IP 用户指南
查看全部 显示较少
用户指南
音频和视频
英特尔® FPGA SDI II IP 核用户指南
查看全部 显示较少
设计示例
外部内存接口 版本

采用 EMIF 调试工具套件的英特尔 Arria 10 DDR3 x40

15.0
查看全部 显示较少

《设计示例用户指南》
以太网

25G以太网设计示例用户指南

50G 以太网设计示例用户指南

低延迟 100G 以太网设计示例用户指南

低延迟 40G 以太网示例设计用户指南

面向英特尔 Arria 10 设备的英特尔 FPGA 低延迟以太网 10G MAC 设计示例用户指南
查看全部 显示较少

《设计示例用户指南》
PCI Express*

《面向 PCIe 的英特尔 Arria 10 和英特尔 Cyclone 10 Avalon-ST 硬核 IP 设计示例用户指南》

面向 PCIe 的英特尔 Arria 10 和英特尔 Cyclone 10 Avalon-MM 接口设计示例用户指南
查看全部 显示较少

《设计示例用户指南》
其他串行 IP

JESD204B IP 内核设计示例用户指南

面向英特尔 Arria 10 设备的英特尔 FPGA JESD204B 设计示例用户指南
查看全部 显示较少

培训和视频
外部内存接口

新外部内存接口 (EMIF) 规格估算器的指南

外部内存接口设备选择器教程

面向外部内存接口设计的蓝图平台设计工具简介 (1/2)

面向外部内存接口设计的蓝图平台设计工具简介 (2/2)

DDR4 Ping Pong PHY

如何生成英特尔 Arria 10 EMIF 示例设计

借助 Qsys 创建多个英特尔 Arria 10 内存设计

仿真英特尔 Arria 10 外部内存接口

英特尔 Arria 10 FPGA 和 SoC EMIF

如何在英特尔 Stratix 10 和英特尔 Arria 10 的外部内存接口设计中实现封装纠偏

英特尔 Arria 10 EMIF IP 的主板计时

在英特尔 Arria 10 外部内存接口中实施过度约束

英特尔 FPGA 外部内存接口主板布局自动检查指南

英特尔 Arria 10 外部内存接口工具套件

英特尔 Arria 10 EMIF 示例数据流发生器

使用软 Nios® 处理器调试英特尔 Arria 10 外部内存接口

英特尔 Arria 10 外部内存接口读取和写入 2D 眼图

外部内存接口驱动程序余量第 1 部分

外部内存接口驱动程序余量第 2 部分

如何为 Arria 10 开发套件构建 RLDRAM3 EMIF 设计，并使用 EMIF 工具套件测试校准状态

英特尔 FPGA PHYLite 演示第 1 部分

英特尔 FPGA PHYLite 演示第 2 部分

借助英特尔 FPGA PHYLite IP 构建并行接口

如何针对 PHYLite IP 执行组引脚布置

借助英特尔 Arria 10 在 ModelSim* 16.1 中生成 PHYLite 示例设计仿真

如何为英特尔 FPGA PHYLIte IP 中的校准终端 I/O 缓冲创建 OCT 模块

如何估计英特尔 Arria 10/英特尔 Stratix 10 PHYLite 输入和输出路径延迟

如何配置 A10/S10 英特尔 FPGA PHYLite 输入和输出延迟约束

如何配置 PHYLite IP 动态重配置时序设置

英特尔 Arria 10 和英特尔 Stratix 10 设备中的内存接口 IP 简介

在英特尔 Arria 10 设备中集成内存接口 IP

验证英特尔 Arria 10 设备中的内存接口 IP

英特尔 Arria 10 设备中的内存接口 IP 片上调试
查看全部 显示较少

参考设计
PCI Express*

英特尔 Arria 10 中的 PCIe* Avalon® 内存主机 DMA 参考设计第 1 部分

英特尔 Arria 10 中的 PCIe Avalon 内存主机 DMA 参考设计第 2 部分
查看全部 显示较少

快速入门视频
其他串行 IP

英特尔 FPGA JESD204B IP 快速入门视频
查看全部 显示较少

英特尔 FPGA Wiki
外部内存接口

EMIF 设备选择器

Qsys 中的英特尔 Arria 10 多个 EMIF 示例设计

电路板偏移参数工具指南

英特尔 Arria 10 EMIF 仿真指南

针对英特尔 Arria 10 EMIF 生成并修改 IBIS 文件

根据 DDRx 批量向导结果计算通道损耗

Automated EMIF 布局检查

英特尔 Arria 10 和英特尔 Stratix 10 EMIF 硬件调试指南

英特尔 Arria 10 调试多个 EMIF

英特尔 Arria 10 EMIF 调试 GUI
查看全部 显示较少

3.设计规划

文档

用户指南/设备概述/设备数据表/应用说明

入门用户指南：英特尔 Quartus Prime 专业版

Platform Designer 用户指南（英特尔 Quartus Prime 专业版）

面向英特尔® FPGA 的 DSP Builder

AN 738：《英特尔 Arria 10 设备设计指南》

AN 763：英特尔 Arria 10 SoC 设备设计指南
查看全部 显示较少

参考设计

蓝图参考设计第 1 部分

蓝图参考设计第 2 部分
查看全部 显示较少

培训和视频

使用蓝图轻松快速地执行 I/O 系统设计

面向外部内存接口设计的蓝图平台设计工具简介 (1/2)

面向外部内存接口设计的蓝图平台设计工具简介 (2/2)

英特尔 FPGA EMIF 资源和引脚规划 (AERP) 工具

使用 Quartus® II 软件中的 Pin Planner 工具管理设备 I/O
查看全部 显示较少

英特尔 FPGA Wiki

英特尔 FPGA EMIF 资源和引脚规划工具

英特尔 Arria 10 收发器 PHY 引脚规划
查看全部 显示较少

4.设计输入

文档

英特尔 Quartus Prime 专业版软件提供了一款成熟的合成器，可支持您以尽可能灵活的方式输入设计。如果您是刚刚接触这些语言，可以通过在线示例或内置模板来入门。

英特尔 Quartus Prime 专业版软件可提供常用结构的 Verilog 和 VHDL 模板。有关使用这些模板的更多信息，请参阅英特尔 Quartus Prime 专业版手册中的“使用提供的 HDL 模板”章节。

英特尔 Quartus Prime 设计软件还随附英特尔® 高级合成编译器，可将 C++ 函件合成到面向英特尔 FPGA 产品优化的 RTL 实施中。

用户指南/设备概述/设备数据表/白皮书

设计建议用户指南：英特尔 Quartus Prime 专业版

英特尔高级合成编译器入门指南

英特尔高级合成编译器用户指南

Platform Designer 用户指南：英特尔 Quartus Prime 专业版

脚本编辑用户指南：英特尔 Quartus Prime 专业版

高级合成手册

英特尔高级合成编译器最佳实践指南

英特尔高级合成编译器参考手册

英特尔高级合成编译器发布说明

高级合成手册

将片上网络架构的优势应用于 FPGA 系统设计
查看全部 显示较少

设计示例

Platform Designer 设计示例

面向英特尔 Arria 10 FPGA 的 Platform Designer 专业版教程设计示例

面向英特尔 Arria 10 FPGA 的 Platform Designer 教程设计示例

Platform Designer 教程设计示例

VHDL 示例

Verilog 示例

英特尔 Quartus 设计示例
查看全部 显示较少

培训和视频

使用英特尔 Quartus Prime 软件：简介

Verilog HDL 简介

Verilog HDL 基本知识

高级 Verilog HDL 设计技术

采用 Quartus II 软件的 SystemVerilog

VHDL 基本知识

Platform Designer 介绍

英特尔® Quartus Prime 专业版软件中的 Platform Designer

使用 Platform Designer 创建系统设计：入门

在英特尔 Quartus Prime 软件中使用 Spectra-Q 合成
查看全部 显示较少

软件下载

所有版本的英特尔 Quartus Prime 软件下载中心
查看全部 显示较少

5.模拟和验证

文档

用户指南/设备概述/设备数据表/应用说明
英特尔® Quartus® Prime Standard Edition 用户指南：第三方仿真

英特尔® Quartus® Prime Pro Edition 用户指南：第三方仿真

用于 ModelSim*-英特尔 FPGA 版本的仿真快速入门

Avalon验证IP套件用户指南

Intel FPGA软件安装和许可

通过可视化 IP 软件仿真 a8251 模型

通过可视化 IP 软件仿真 a8259 模型

通过可视化 IP 软件仿真 Reed-Solomon 模型

通过可视化 IP 软件仿真睿频编码器/解码器模型
AN 811：使用 Avery BFM 在英特尔 Stratix 10 设备上进行 PCI Express* Gen3x16 仿真

AN 720：在您的设计中仿真 ASMI 摸块

AN 351：仿真 Nios® II 处理器设计

AN 585：使用三速以太网测试台进行仿真调试

使用 IBIS 模型仿真 Intel FPGA 设备
查看全部 显示较少
设计示例
Avalon Verification IP Suite 设计示例
三速 SDI II 四实例仿真/汇编设计示例
查看全部 显示较少

培训和视频

使用 Qsys 进行高级系统设计：借助系统控制台进行系统验证

使用 Qsys 进行高级系统设计：组件和系统仿真

Avalon® 验证套件

验证英特尔 Arria 10 设备中的内存接口 IP

使用 Altera-ModelSim 仿真工具生成测试台

SoC HPS DDR3 内核仿真

如何在 Quartus、Qsys 和第三方仿真器中设置 RTL 仿真

Ping Pong PHY DDR3 仿真
查看全部 显示较少

英特尔 FPGA Wiki

使用低级 Qsys 系统仿真设计

英特尔 Arria 10 EMIF 仿真指南

DDR4 仿真指南

更简单的 Chaining DMA 测试台示例
查看全部 显示较少

软件下载

英特尔 FPGA 开发工具

英特尔® Quartus® Prime 软件
查看全部 显示较少

6.实施和优化

文档

用户指南/设备概述/设备数据表/应用说明

编译器指南：英特尔 Quartus Prime 专业版

设计优化用户指南：英特尔 Quartus Prime 专业版

第三方合成用户指南：英特尔 Quartus Prime 专业版

设计限制用户指南：英特尔 Quartus Prime 专业版

基于模块的设计用户指南：英特尔 Quartus Prime 专业版

部分重配置用户指南：英特尔 Quartus Prime 专业版

面向英特尔® FPGA 的 DSP Builder

AN 738：《英特尔 Arria 10 设备设计指南》
查看全部 显示较少

培训和视频

英特尔 Quartus Prime 专业版软件中的设计模块复用

在英特尔 Quartus Prime 专业版软件中进行基于增量模块的编译：设计分区

在英特尔 Quartus Prime 专业版软件中进行基于增量模块的编译：简介

在英特尔 Quartus Prime 专业版软件中进行基于增量模块的编译：时序收敛与提示
查看全部 显示较少

7.时序分析

文档

用户指南/设备概述/设备数据表/应用说明

时序分析概述

时序分析器用户指南：英特尔 Quartus Prime 专业版

Quartus II 脚本编辑参考手册

SDC和TimeQuest API参考手册

英特尔 Quartus Prime 时序分析器手册

AN 366：了解英特尔 FPGA 设备的 I/O 输出时序

AN 471：使用 TimeQuest 的高性能 FPGA PLL 分析

AN 433：约束和分析源同步接口

AN 775：I/O 时序信息生成指南
查看全部 显示较少

设计示例

Timing Analyzer 设计示例
查看全部 显示较少

培训和视频

TimeQuest 时序分析器入门
英特尔® Quartus® Prime Pro 软件时序分析 – 第 1 部分：时序分析器
英特尔® Quartus® Prime Pro 软件时序分析 – 第 2 部分：SDC 集合
英特尔® Quartus® Prime Pro 软件时序分析 – 第 3 部分：时钟约束
英特尔® Quartus® Prime Pro 软件时序分析 – 第 4 部分：I/O 接口
英特尔® Quartus® Prime Pro 软件时序分析 – 第 5 部分：时序异常
时序分析：演讲
时序分析：动手实验室
英特尔® FPGA 时序收敛：演讲
英特尔® FPGA 时序收敛：动手实验室
查看全部 显示较少

英特尔 FPGA Wiki

英特尔 FPGA 之间的源同步接口

使用 TimeQuest 的源同步分析

在 TimeQuest 中约束边缘对齐源同步输入接口

在 TimeQuest 中约束中心对齐源同步输入接口

TimeQuest 用户指南

使用 TimeQuest 的 DDR 时序
查看全部 显示较少

8.芯片调试

文档

用户指南/设备概述/设备数据表/应用说明

编程器用户指南：英特尔 Quartus Prime 专业版

使用系统控制台分析和调试设计

使用系统内源代码和探测进行设计调试

调试工具用户指南：英特尔 Quartus Prime 专业版

英特尔 FPGA 虚拟 JTAG (Intel FPGAs_virtual_jtag) IP 内核用户指南

使用系统控制台分析和调试设计

FPGA 自适应软件调试和性能分析

System Trace Macrocell 为高性能 SoC 系统调试提供显著优势

ByteBlaster II下载电缆用户指南

Intel FPGA USB下载电缆用户指南

英特尔FPGA下载电缆II用户指南

EthernetBlaster通信电缆用户指南

BSDL 支持

AN 827：用于生成编程文件的统一工具

AN 323：使用 SOPC Builder 系统中的 SignalTap II 嵌入式逻辑分析器，设计文件

AN 446：使用 SignalTap II 逻辑分析器调试 Nios® II 系统

AN 799：使用信号探测和快速重新编译迅速调试英特尔 Arria 10 设计

AN 693：通过 TCP/IP 对英特尔 FPGA SoC 进行远程硬件调试

AN 541：SerialLite II 硬件调试指南

AN 543：使用 Lauterbach 调试器调试 Nios II 软件

AN 585：使用三速以太网测试台进行仿真调试

AN 624：通过 TCP/IP 使用系统控制台进行调试
查看全部 显示较少

设计示例

采用 EMIF 调试工具套件的英特尔 Arria 10 DDR3 x40

通过 TCP/IP 使用系统控制台 (SCTCP) 进行调试设计示例

如何使用 SignalTap II 调试 HPS SPI
查看全部 显示较少

培训和视频

调试 JTAG 链的完整性

英特尔 Arria 10 设备中的内存接口 IP 片上调试

SoC 硬件概述：系统管理、调试和通用外设

Quartus® 软件调试工具

JTAG 链调试程序

Quartus 系统内源代码和探测调试流

U-Boot 控制台和 FDT 调试

设置和调试 Quartus 浮动许可

Quartus II 网络列表浏览器：帮助分析和调试设计的工具

英特尔 Arria 10 温度传感器调试

使用软 Nios® 处理器调试英特尔 Arria 10 外部内存接口

如何调试英特尔 FPGA 三速以太网链路同步问题

在英特尔 FPGA Quartus II 软件中使用 SignalProbe 快速探测信号

了解并利用 USB Blaster 和 JTAG 来配置英特尔 FPGA

使用 ARM* DS-5* 调试程序运行 SoC 预加载器

采用 In-System Sources and Probes 的英特尔 FPGA 收发器回环

面向基于 Qsys 和 Nios 的裸机系统的调试技术
查看全部 显示较少

英特尔 FPGA Wiki

调试应用程序

如何使用 SignalTap II 调试 HPS SPI

开发板和套件

DisplayPort MegaCore 调试核对表

系统控制台

低延迟以太网 10G MAC 调试核对表

SDI II MegaCore 调试核对表

10Gbps 以太网 MAC 调试核对表

英特尔 Arria 10 EMIF 调试 GUI

英特尔 Arria 10 调试多个 EMIF
查看全部 显示较少

软件下载

英特尔 FPGA 编程软件

英特尔 FPGA Jam™ STAPL 软件

电缆和适配器驱动程序信息

MAX+PLUS® II 软件

英特尔 FPGA 旧版软件

英特尔 Quartus Prime 软件 Stand-Alone Programmer

英特尔 FPGA Stand-Alone Programmer 软件

英特尔® Quartus® Prime 软件
查看全部 显示较少

仍有疑问？


获取最常见的设计问题的答案。

搜索知识库