DSP Builder for 英特尔® FPGAs
概述
DSP Builder for Intel® FPGAs 可实现高性能和高效率的 DSP 设计，使人工智能、雷达、无线和有线通信、医学成像和电机控制等应用受益。它支持 Agilex™ FPGA 设备组合、Stratix® 10、Arria® 10 和 Cyclone® 10 GX 设备。
特性
提供易用性
- 执行按钮设计迁移至 Arria® 10、Stratix® 10 和 Agilex™ 器件家族中的加固固点和浮点 DSP 模块。
- 自动为 Quartus® Prime 设计软件、Timing Analyzer、Platform Designer 和 Questa*-Intel® FPGA Edition 生成项目和验证脚本。
- 为您的设计生成资源使用表，不需要进行 Quartus® Prime 编译。
缩短成功设计的时间
- 执行高级综合优化、自动流水线插入和平衡，以及目标硬件映射。
- 使用设计人员指定的系统时钟约束来控制自动流水线和时分复用/折叠。
- 访问高度可配置的 FFT、FIR 和高级数学函数。
- 将 RTL 导入您的 MathWorks MATLAB/Simulink 环境，以便进行协同仿真和代码生成。
- 使用 ALU 折叠从固定数据速率设计构建自定义运算逻辑单元 (ALU) 处理器架构
工具集成
Simulink (Mathworks)
DSP Builder 可与其他 Simulink 模块集互操作。您可以使用基本的 Simulink 模块集创建交互式测试平台，以便将 DSP Builder 设计行为与您提供的参考结果进行比较。
Quartus® Prime 设计软件
DSP Builder 允许您使用自动流水线寄存器插入构建高速、高性能的 DSP 数据路径。然后，您使用 Quartus Prime 设计软件完成目标 FPGA 设备的综合和布局布线过程。
Platform Designer
DSP Builder 为每项设计创建一个管道接口和组件描述文件 (hw.tcl)。只有当设计包含接口块或外部内存块时，DSP Builder 才会创建内存映射接口。DSP Builder 还可以创建一个 Avalon® Streaming 接口。hw.tcl 文件可公开处理器总线，以便在 Platform Designer 中进行连接。
Questa*-英特尔® FPGA Edition 软件
如果您的路径中有 Questa 可执行文件，您可以在 DSP Builder 中运行 Questa 模拟器。自动测试平台流程会生成并运行测试脚本，以便您将 Simulink 模拟结果与模拟生成的 HDL 的 RTL 模拟器输出结果进行比较。
